实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存; SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

实时视频SDRAM控制器的FPGA设计与实现

描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

基于FPGA的圆机数据存储器的设计

为扩展嵌入式圆机选针数据的存储空间,提高选针数据读写速度,结合Altera公司的主流FPGA芯片EP1C6Q240的实际系统,在FPGA中采用了模块化设计方式,给出了一种基于FPGA的SDRAM控制器的实现方法.分析了所用SDRAM的特点、原理,介绍了SDRAM控制器的组成框图及各模块功能,给出了读写SDRAM的时序图.     

基于FPGA的以太网与E1网中的同步动态随机存储控制器设计

为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.     

时间隐藏策略缩短视频解码系统宏块读写延时

针对嵌入式视频解码系统中,宏块读写延时长、速度慢等问题,提出时间隐藏策略,用于宏块读写SDRAM控制器的设计,有效缩短了宏块读写延时,显著提高了读写速度。以读8＊8、16＊16（8bits）宏块为例,可分别节约时间68%、60%。     

基于FPGA的全景图像处理系统SDRAM控制器设计与实现

在对高分辨率折反射全景图像的快速采集处理中,同步动态随机存储器（SDRAM）作为重要的数据缓存器件,对于其正确的控制关系到整个系统能否正常工作.在分析了SDRAM各项参数及其工作原理的基础上,设计了基于FPGA的双SDRAM控制器,在乒乓缓存模式下轮流采集图像,完成了分辨率2048 dpi×2048 dpi、每秒15帧的CameraLink接口的全景图像的实时采集、缓存解算,以及以1024 dpi×768 dpi的分辨率进行实时显示.     

基于DM642视频采集系统的设计

为实现全数字化视频数据采集,设计了一种基于DM642数字信号处理器的视频采集系统.给出了视频输入输出接口电路、网络通讯接口电路及印刷电路板(PCB:Print Circuit Board)的设计,并基于DSP/BIOS(Digital Signal Process/ Basic Input Output System)开发了系统驱动程序.该系统从CCD(Charge Coupled Device)摄像头采集图像数据送入SDRAM(Synchronous Dynamic Random Access Memory),用户可运用系统提供的API(Application Programming Interface)函数对数据进行处理,处理结果可以在PAL/NTSC(Phase Alternating Line/National Television System Committee)显示器上显示.测试结果表明,该系统性能稳定,为视频采集系统提供了一个良好的扩展平台.     

片上系统中外部存储控制器的设计与优化

针对片上系统(System on Chip,SoC)中多主设备、多猝发操作的访问特点,提出并实现了一种新的片内总线访问外部存储器的结构,并对核心模块的设计与优化进行了分析.该结构通过分割传输方式使内部总线平均利用率提高了29%~34%;并且,通过对SDRAM控制模式的动态切换有效地降低了外存读写延迟和功耗.     

基于GPRS网络的配电网视频监测系统设计与实现

为了对实现配电网的远程实时监控,提出了基于GPRS网络的远程视频监控方案,并据此方案设计了能够实现图像传输的视频监控系统。该系统由监控终端和后台服务器组成;监控终端用于获取配电网现场运行图像等信息,后台服务器用于实现监控数据的接收、处理和显示;监控终端以ARM单片机为核心控制器,以具有串口功能的摄像头模块实现图像的摄取,利用GPRS模块实现了远程联网及数据传输。在服务器端编写了服务器程序,实现了网络监听、数据接收及图像处理,实现了配电网的远程视频监控功能。     

地震数据采集中基于FPGA的多DDR SDRAM控制器设计

实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.     

一种基于CPLD和PCI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元,以PCI总线为接口,采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集,提高系统性能,同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

嵌入式网关在远程视频监控中的应用研究

设计并实现了一个基于ARM微处理器的CAN/Ethernet嵌入式网关,并将其应用于远程视频监控系统中.监控前端控制摄像头采集视频数据,压缩之后通过CAN/以太网嵌入式网关实现视频数据和控制信息的远程交互.其硬件系统由集成了CAN控制器的ARM微处理器LPC2294、网卡芯片RTL8019AS以及CAN收发器组成.软件...     

一种基于CPLD和POI总线的视频采集卡的设计

设计并实现了一种以CPLD为数据采集逻辑控制单元，以PCI总线为接口，采用视频专用处理芯片SAA7115来实现图像预处理的视频图像采集系统。详细讨论了CPLD的控制逻辑和图像预处理。采用CPLD实现视频图像信号采集，提高系统性能，同时具有适应性和灵活性强、设计、调试方便等优点。实验结果表明该系统实现了图像的实时采集。     

基于训练方式的存储器时钟信号的自适应同步

存储器是现代电子系统的核心器件之一, 常用于满足不同层次的数据交换与存储需求. 然而频率提高、时钟抖动、相位漂移以及不合理的布局布线等因素, 都可能导致CPU对存储器访问稳定性的下降. 针对同步动态随机读写存储器(synchronous dynamic random access memory, SDRAM)接口的时钟信号提出了一种自适应同步的训练方法, 即利用可控延迟链使时钟相位按照训练模式偏移到最优相位, 从而保证了存储器访问的稳定性. 在芯片内部硬件上提供了一个可通过CPU控制的延迟电路, 用来调整SDRAM时钟信号的相位. 在系统软件上设计了训练程序, 并通过与延迟电路的配合来达到自适应同步的目的：当CPU访问存储器连续多次发生错误时, 系统抛出异常并自动进入训练模式. 该模式令CPU在SDRAM中写入测试数据并读回, 比对二者是否一致. 根据测试数据比对结果, 按训练模式调整延迟电路的延迟时间. 经过若干次迭代, 得到能正确访问存储器的延迟时间范围, 即“有效数据采样窗口”,取其中值即为SDRAM最优时钟相位偏移. 完成训练后对系统复位, 并采用新的时钟相位去访问存储器, 从而保证读写的稳定性. 仿真实验结果表明, 本方法能迅速而准确地捕捉到有效数据采样窗口的两个端点位置, 并以此计算出最佳的延迟单元数量, 从而实现提高访问外部SDRAM存储器稳定性的目的.     

一种新型视频图像压缩存储系统

为解决便携式图像设备中视频数据和附加信息的实时存取问题,研究了一种新型视频图像压缩存储系统.以高性能单片机为核心,分别控制屏显器件、视频编解码器件、压缩/解压缩器件、CF卡和CPLD视频控制器,实现了字符叠加、视频图像压缩存储以及回放等功能.视频总线采用8位ITU-R BT.656格式,由CPLD控制.该系统能与多种图像观测附加设备连接,将所获得的附加信息实时自动叠加在图像上.采用在应用编程(IAP)技术将用户参数直接存储在片上程序FLASH中,并可实时更新,省去了类似系统中必需的数据FLASH芯片.该系统已通过调试并在工业图像探测系统中得到了实际验证.     

基于TMS320C6414的视频采集处理硬件系统设计

论述了以TI高性能DSP TMS320C6414为核心处理器的视频实时图像处理器系统的设计原理,分析了高速板设计中的几个关键问题．在以DSP为处理核心的图像系统中,以FPGA为数据采集逻辑控制单元,采用DSP控制实现了多种电视制式信号图像数据采集．详细讨论了数据采集部分的结构和FPGA的控制逻辑,DSP响应中断实现数据转移和存储．采用FPGA实现视频信号数据实时预处理,可提高系统性能,同时具有适应性与灵活性强,设计、调试方便等优点．     

基于DM6446的人机交互指令处理子系统硬件设计

DM6446开发平台将控制全局的ARM内核和用于数据及图像视频处理的DSP子系统集成在一起．更加适合处理各种图像、视频、音频、语音信号。为了实现人机交互控制，本文主要介绍了用户指令处理子系统的硬件设计。     

基于DSP的视频信号数字滤波器设计

介绍了一种新颖的基于DSP的视频信号采集和处理的调速系统．系统采用了TI公司TMS320VC5402作为控制芯片，通过CCD摄像头进行图像捕捉，并经过视频A／D转换器进行数字量化、DSP进行运算处理，最后由经主电路驱动电机控制器，实现自动调速的功能．在设计过程中，详细地对视频信号的有限长单位冲激响应数字滤波器进行设计．最后，通过仿真以及实验证明了该种控制方法的有效性及实用性。     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.