过采样Δ－Σ模数转换器的噪声特性

定量分析了过采样Δ－Σ模数转换器电路的噪声源（包括由开关引入的热噪声、运放的噪声和时钟抖动噪声等）及其对转换器性能的影响．通过对量化噪声及电路噪声的比较分析，获得了过采样Δ－Σ转换器在不同的电路参数下的噪声特性曲线，为转换器电路设计提供了理论依据。     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样∑-△ADC的基本原理及结构，分析了∑-△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现∑-△ADC的具体方法和电路。实际使用表明，该方法测量结果可靠，具有实用价值。     

∑-△ADC调制器中的模拟电路设计

在简要介绍∑-△ADC基本原理的基础上，分析了∑-△调制器的噪声特性，并对调制器自上而下的设计方法做了介绍。结合实际的性能要求，重点对模拟电路部分设计中的关键以及设计方法进行了详细分析，并给出了有关的电路结构和仿真结果。     

宽带∑-△锁相环路的相位噪声抵消技术

根据传统的小数分频锁相环中的采样保持方案，提出了宽带∑-△锁相环中采样保持技术的实现方案．方案的采样时刻由首先出现的参考时钟信号或分频器信号的上升沿决定，可以在采样前为补偿电流和电荷泵电流提供足够的时间以保证它们在积分器上的完全积分，从而解决了使用相位内插的∑-△锁相环中电荷泵电流脉冲与补偿电流脉冲间的匹配问题．仿真结果表明，使用采样保持单元后可以显著降低环路中的相位噪声和杂散噪声．     

基于∑-△调制技术的信号发生器设计

提出了一种新的采用∑-△调制和无损离散积分振荡器来产生片内模拟信号的方法.研究了电路的实现原理和噪声传递函数零点优化设计方法,运用无乘法器的梯型滤波器结构和∑-△调制技术避免了多位高精度乘法运算和多位D/A数模转换器硬件成本高的缺点.除一个比较器外,整个电路全部由标准CMOS工艺来实现集成,硬件成本非常低,非常适用基于可测性混合集成电路的设计.通过一个6阶实例和仿真的结果表示:6阶的信号发生器具有120 dB衰减的动态带宽.     

适用于∑－△ADC的半波滤波器设计

讨论了∑－△模数转换器（ＡＤＣ）中降采样部分的数字抗叠混滤波器的设计要求和结构，着重介绍了低过采样率情况下半波滤波器的设计过程和有关证明，并给出了４组滤波器的数据．     

一种新型锁相放大器检测电路

锁相放大是微弱信号检测的重要手段．现有的模拟锁相放大器参数稳定性和灵活性差，数字锁相放大器存在运算复杂等问题、为此，提出一种新型锁相检测电路，将传统锁相放大器的优点与∑-△型A／DC的过采样和积分特性结合起来．对该电路作了理论分析，并通过实验证明了该电路比现有锁相放大器具有更好的性能，能实现与微处理器无“缝”数据采集和传输．     

一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使 ∑ Δ调制器的性能得到优化 .给出了一个具体的内插式 ∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该 ∑Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式 ∑ Δ调制器的参数设计 .     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑ Δ调制器的参数设计     

一种新型低kickback噪声的闩锁型比较器

提出了一种新的闩锁型比较器结构。由于它的低kickback噪声特性,此比较器特别适合应用于差分模拟－数字转换器(ADCs)。电路采用标准 0.35μm 的工艺进行模拟,结果显示此比较器在 3.3V 电源下采样频率为 400Ms/s,并且kickback噪声比传统结构减少了88%。     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声，提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个奈奎斯特频率处的零点，得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值，从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型，利用多抽样率系统和块数字滤波器基本原理，得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下，调制器的信号噪声失真比只降低了3．1dB，这表明系数失配对该调制器的性能影响很小．     

一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声，提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个z=-1的零点，得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值，从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3b前馈分布型∑△调制器结构为原型，利用多抽样率系统和块数字滤波器基本原理，得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下，     

最优化∑-△调制器的设计与仿真

对怎样提高∑-△调制器的性能,做了详细的理论推导。并运用推导结果,综合考虑硬件电路的实现难易,设计了较高信噪比的5阶1位∑-△调制器。并用matlab中的Delta-Sigma工具箱对所设计的∑-△调制器进行编程仿真。仿真结果表明,当采样率取64,通过对结构的设计和改进,实现了较高的信噪比。     

广义序列紧空间的∑—积

本文证明了Ｄ－紧空间，ψ０－有界空间都是∑－可乘积的。讨论了在弱子序列式的Ｔ１－空间类中。可数紧空间，ωＭ－空间，ω△－空间。Ｍ－空间。拟完全空间的∑－可乘积性。     

高速带通型△∑AD转换电路设计

采用欠采样技术和低功耗Gm-C带通振荡电路技术,实现了一种4阶连续时间高速带通型△∑AD转换电路的低功耗化设计.通过TSMC 180 nm CMOS工艺的SPICE仿真,在信号中心频率2.4 GHz、工作带宽2 MHz、采样频率3.2 GHz条件下,实现了信噪失真比（SNDR）为50 dB,电源电压1.8 V时核心电路功耗为50 mW.     

一种基于双采样、噪声耦合技术的多标准带通△∑调制器设计

提出一种新型的应用于数字中频接收机的开关电容带通△∑调制器架构,该架构基于前馈结构,利用双采样可调谐谐振器,噪声耦合技术和4比特量化器,使调制器在GSM,WCDMA和TD-SCDMA标准下都能达到高的信噪比和动态范围,3个标准的带宽分别为200 kHz,5 MHz和1.6 MHz.后仿结果显示,在0.13 μm工艺下GSM/WCDMA/TD-SCDMA的信号噪声失真比分别为84.73/59.89/65.24 dB,动态范围的仿真结果分别为87,72和82 dB.电路的采样频率为100 M.Hz,工作电压为1.2V,总功耗为16.1 mW.     

∑-△型A/D转换器中量化噪声的功率谱整形

在设计数据采集系统时, 为使采集系统前端输出信号的带宽与后端处理模块相匹配, 在建立高阶Σ-Δ调制器理论模型的基础上, 对A/D转换器中的量化噪声功率谱的整形过程进行了研究。理论分析和仿真结果表明, 结合了过采样技术的高阶Σ-Δ型A/D转换器能大大降低量化噪声。     

基于分数阶傅里叶变换的量化噪声抑制方法

针对A/D转换器在采样和量化过程中产生的量化噪声问题,提出一种基于分数阶傅里叶变换的量化噪声抑制方法.利用经典量化器的统计特性,分析出量化噪声在分数阶傅里叶域具有白噪声特性,利用过采样和分数阶傅里叶域数字滤波方法对输入信号的量化噪声进行抑制,提高信号质量.理论推导和仿真结果表明,该方法能够有效抑制量化噪声,提高A/D转换器的输出信噪比,而且针对线性调频等信号的量化噪声抑制效果优于传统傅里叶域的方法.