过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑ Δ调制器的参数设计     

过采样ΣΔ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数的方法，开发了一套内插式过采样ΣΔ调制器设计自动化软件，动态调整调制器的结构参数，使ΣΔ调制器的性能和得能优化。     

低电压低功耗音频Σ-Δ ADC调制器设计

针对应用于音频设备中的∑-ΔADC,提出一款改进的∑-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统∑-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了∑-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中∑-ΔADC电路的良好选择.     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样 Σ- ΔADC的基本原理及结构 ,分析了 Σ- Δ调制器的频域传输特性和系统的信噪比 ,给出了实现不同的 A/D转换精度必须满足的条件和用单片机实现 Σ- ΔADC的具体方法和电路 .实际使用表明 ,该方法测量结果可靠 ,具有实用价值     

过采样∑-△ADC的原理及单片机实现方法

论述了过采样∑-△ADC的基本原理及结构，分析了∑-△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现∑-△ADC的具体方法和电路。实际使用表明，该方法测量结果可靠，具有实用价值。     

∑-Δ ADC中数字抽取滤波器的多级实现

设计和实现了一个应用于音频∑-Δ模数转换器的数字抽取滤波器.该抽取滤波器采用多级多采样率结构,由梳状滤波器、补偿滤波器和2个FIR半带滤波器构成.补偿滤波器补偿梳状滤波器的通带滚降,补偿后整个抽取滤波器带内纹波小于0.006 dB,同时补偿滤波器实现了2倍降采样,减少了一个FIR半带滤波器的硬件开销.滤波器系数均采用规范符号编码实现,避免使用规模很大的乘法器单元.数字抽取滤波器采用SMIC 0.18μm CMOS工艺实现,芯片测试表明,该滤波器对256倍过采样率、三阶∑-Δ调制器的输出码流进行处理得到的信噪比达到107 dB,能够满足高端音频模数转换器的要求.     

基于MASH 2-1结构的小数分频锁相环的设计与实现

设计并实现了一种3阶多级累加器级联架构MASH 2-1的数字Δ∑调制器.Matlab仿真结果显示该结构具有良好的噪声整型特性.提出了一种基于MASH 2-1Δ∑调制器的II型4阶锁相环,并给出了相应的Matlab仿真及频谱仪测试结果.结果表明锁相环的稳定输出频率符合设计要求.     

∑-△ADC调制器中的模拟电路设计

在简要介绍∑-△ADC基本原理的基础上，分析了∑-△调制器的噪声特性，并对调制器自上而下的设计方法做了介绍。结合实际的性能要求，重点对模拟电路部分设计中的关键以及设计方法进行了详细分析，并给出了有关的电路结构和仿真结果。     

一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

一种双采样38-μ W92-dB8-kHz带宽ΣΔ调制器

提出了一种应用于助听器的单环3阶开关电容ΣΔ调制器,采用双采样技术通过提高过采样率来改善调制器的性能,详细分析了双采样中电容失配的影响.为进一步降低功耗,OTA采用了class-AB结构,并对后级的运放进行了缩放.采用栅压自举技术消除了低压下CMOS开关的开通电阻由于栅源电压变化而引起的非线性问题.整个调制器过采样率128.后仿结果表明,在SMIC 0.13μm CMOS MIX Signal工艺下,输入信号为2 kHz时该调制器在8 kHz信号带宽内,达到了92 dB的信噪失真比.在1 V电源电压下功耗仅为38μW.核心版图面积为0.25 mm2.     

过采样Sigma delta调制器的研究与仿真

模拟 /数字变换器 ( A/D变换器 )是大规模、超大规模数模混合集成电路的重要组成部分 ,其性能价格比十分重要。过采样 sigma delta( ΣΔ) A/D变换器是一种高精度、低成本的 A/D变换器。采用过采样技术及 ΣΔ调制技术 ,对量化噪声进行整形 ,使基带内信噪比大为改善 ,从而提高了分辨率。为得到实用的高精度 A/D,讨论了一阶、二阶及高阶的ΣΔ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,利用 MATLAB对其结果进行分析。设计了由开关电容构成的ΣΔ调制器电路 ,并给出了用电路的计算机辅助分析工具 PSpice仿真的结果及对其性能与参数关系的分析。这种 A/D变换器可广泛应用于高精度、低频带 ,如音频及视频信号处理等领域。     

过采样△—∑模数转换器的噪声特性

定量分析了过采样△－∑模数转换器电路的噪声声源及其对转换器性能的影响，通过对量化噪声及电路噪声的比较分析，获得了过采样△－∑转换器在不同的电路参数下的噪声特性曲线，为转换器电路设计提供了理论依据。     

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.     

最优化∑-△调制器的设计与仿真

对怎样提高∑-△调制器的性能,做了详细的理论推导。并运用推导结果,综合考虑硬件电路的实现难易,设计了较高信噪比的5阶1位∑-△调制器。并用matlab中的Delta-Sigma工具箱对所设计的∑-△调制器进行编程仿真。仿真结果表明,当采样率取64,通过对结构的设计和改进,实现了较高的信噪比。     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

Delta Sigma调制器非理想因素建模

提出并构建了开关电容积分器Delta Sigma调制器非理想因素行为级模型,该模型基于Matlab中的Simulink工具,包含开关非线性、时钟抖动、量化器非线件和积分器非线性等调制器非理想囚素,能为电路模块的设计提供精确的设计指标.重点研究并实现一种运放非线性直流增益模型,仿真结果表明它能更有效反映奇次谐波失真.同时综合考虑调制器其他非理想因素,例如采样噪声、开关非线性电阻以及运放参数(色化噪声.增益带宽,摆率,饱和电压),仿真得到其对调制器性能的影响.     

一种新型高阶两通道时间交织ΣΔ调制器系统结构

为了减小两通道时间交织∑Δ调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑Δ调制器的系统结构.通过在传统噪声传递函数(NTF)中增加一个奈奎斯特频率处的零点,得到了一种新的NTF.新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声.以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构.在两个通道的系数存在1%的失配条件下,调制器的信号噪声失真比只降低了3.1 dB,这表明系数失配对该调制器的性能影响很小.     

一种新的∑Δ内部DAC实现方案

提出了一种基于电流模技术的动态元件匹配方案 ,用以实现∑ ΔADC中内部多位数 -模转换器 ( DAC) .为减少由于 CMOS工艺中的非理想因素引起的电路失配 ,基本 DAC单元设计采用精密电流拷贝电路 ,采用动态元件匹配的设计思想 ,选择一阶动态平均权重 ( DWA)算法进行选通电路的设计 ,对各基本 DAC单元进行动态选通 ,将元件之间的失配误差转换为高频噪声分量 .这些高频分量在∑ ΔADC的数字重建滤波器中被滤除 .模拟显示 ,与不采用 DWA的实现方案相比 ,本方案可显著提高系统的信噪比     

采用0．13μm CMOS工艺开关电容Δ∑调制器的设计和实现

采用0．13μmCMOS工艺设计并实现了一个开关电容2阶Δ∑调制器，该调制器能够将一个中心频率为455kHz，带宽为10kHz的调幅信号转换成具有10位分辨率、信噪比为62dB的1位编码信号．在设计运算放大器时，充分考虑了短沟道晶体管设计的一些特殊要求，特别是考虑了MOS场效应管的输出电导gd这个非常敏感的设计参数．所设计电路的芯片的面积为260μm×370μm，工作电压为1．2V．与其它的同类调制器相比，由于采用0．13μmCMOS工艺进行设计，因而芯片面积小，工作电压低．     

基于MATLAB的频率采样法设计FIR滤波器

在总结频率采样设计法的主要设计过程及其特定参数的设计范围给出过渡带采样值设计个数与目标阻带衰减值的关系基础上,利用MATLAB软件对1个FIR滤波器实例进行仿真设计,列出相关数据进行比对.结果表明,在采用频率采样法设计FIR滤波器时,适当选取过渡带采样点的采样值能在频率采样点数与过渡带频率采样点数选定的条件下得到阻带最...