适用于蓝牙快速锁定的2.4 GHz频率综合器

用TSMC CMOS 0.18μm工艺设计了2.4 GHz频率综合器,工作频段2.402~2.480 GHz,在2.19~2.76 GHz范围内能够自动调回到工作频段.VCO的相位噪声是-125.7 dBc/Hz@1 MHz,环路的相位噪声是-122.2 dBc/Hz@1 MHz,符合蓝牙协议的要求.     

I 2C总线控制的2.4～2.5 GHz频率源的设计

阐述了一个S波段锁相式频率合成器，频率范围为2.4～2.5 GHz，频率步进为4 MHz，相位噪声指标为￡(100 kHz)<-110 dBc/Hz.该频率合成器通过51系列的单片机采用I 2C总线对锁相环路一系列参数进行控制，通过软件编程来实现对VCO反馈信号的分频，代替传统的PC控制，使应用更方便.该电路的主要特点是体积小、频率调整方便.     

基于恒定漏-源电压的LC-Tank幅度控制方法

运用电压受限区和电流受限区的原理,提出了一种用于宽带LC-VCOs中基于恒定漏-源电压的LC-Tank幅度控制方法.通过检测交叉耦合管漏源电压的变化值选择不同的尾偏置电压,避免LC-VCOs在高频处工作在电压受限区,达到优化相位噪声和功耗的目的.该方法应用于谐振频率为1.52～3.20 GHz的LC-VCO,在3.2 GHz载波处,10 kHz和600 kHz频偏的相位噪声为-77.0 dBc/Hz和-118.4 dBc/Hz,较没有幅度控制的情形分别改进了8.0 dB和1.4 dB,且在整个频段内的最大功耗为8.6 mW.     

基于90 nm SOI CMOS工艺的24 GHz信号发生器

SOI CMOS工艺具有高的截止频率和良好的温度稳定性,能够满足微波毫米波雷达收发芯片在多种应用场景下的使用要求.采用90 nm SOI CMOS工艺,设计一种A类无输出阻抗匹配网络Stacked-FET功率放大器,改善了功率放大器的饱和输出功率和可靠性.基于此功率放大器设计并实现了一款24 GHz信号发生器电路.通过电磁场仿真分析研究了Dummy金属对片上螺旋电感性能的影响.经流片加工测试,结果表明,该信号发生器电路能够输出22.2～24.7 GHz的信号,平均输出功率为8.83 dBm,峰值输出功率为10.5 dBm.在偏1 MHz和10 MHz处压控振荡器的相位噪声分别为-91 dBc/Hz和-123 dBc/Hz.芯片面积为1.4 mm×1.4 mm.     

应用于WSN的0.5 V 4.8 GHz CMOS LC VCO设计

为设计一个可应用于无线传感网的0.5 V 4.8 GHz CMOS LC压控振荡器,采用传统差分负阻结构的电感电容VCO核心电路,添加开关电容阵列增大VCO的调谐范围,利用升压电路和反相器的组合提高控制信号产生电路的性能,通过调节负阻管的宽长比等方法来优化VCO的相位噪声性能,保证VCO能在0.5 V的低供电电压下稳定工作,相位噪声达到-119.3 dBc/Hz@1 MHz,VCO的频率调谐范围为4.3~5.3 GHz,相位噪声小于-115 dBc/Hz@1 MHz,最低可达-121.2 dBc/Hz@1 MHz,核心电路电流约为2.6 mA,满足无线传感网的应用要求。     

基于输出电压摆幅提高的超低相位噪声VCO设计

本文提出了一种新型的超低相位噪声VCO结构,该结构能够在不增加额外电感、不增大芯片面积的前提下,实现输出电压摆幅的大幅度提高,使得摆幅可以高于供电电压且低于地电位,进而改进VCO的相位噪声。采用TSMC 0.13 μm CMOS工艺对该VCO进行设计。芯片测试结果表明：该VCO的振荡频率为5.5 GHz～6.2 GHz,在5.8 GHz振荡频率处,相位噪声达到-126.26 dBc/Hz@1 MHz,消耗的功耗为2.5 mW。归一化FOM指标达到-197.5 dBc/Hz。     

一种VCO电路新型注入锁定方式研究

本文提出一种压控振荡器(VCO)电路的新型注入锁定方式,该方式通过VCO的电压调谐端口进行注入来实现频率锁定。采用MVE2400芯片搭建中心频率为2.45 GHz的VCO电路,参考信号通过VCO的电压调谐端注入,注入功率为-37 dBm,输出功率为3 dBm,注入功率比最高可达40 dB,锁定带宽为70 kHz,相位噪声为-112 dBc/Hz@500 kHz,在相同注入功率比下,输出相位噪声比传统环行器注入方式低3 dB。与传统使用环行器的注入锁定方式相比,这种新型注入锁定的VCO电路结构降低了电路设计的复杂度,具有更加良好的输出相位噪声特性,成本低,更易于实现,可作为一种稳定的微波/射频振荡源,具有良好的应用前景。     

一个1.5V低相位噪声的高频率LC压控振荡器的设计

介绍了一种适用于DCC-1800系统的压控振荡器的设计,中心频率为3．6GHz．分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3．6GHz压控振荡器器件尺寸的优化分析．采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc／Hz,调谐范围达到26．7％．VCO电路在1．5V电压下工作,静态电流为6mA．     

正交输出、双调谐、高性能4.488GHz环形振荡器设计

设计了一个4级延迟单元的环形振荡器,通过采用2条辅助通路结构,实现了振荡器的双调谐功能和高的FOM(figure of merit)值.设计采用Jazz 0.18μm CMOS工艺,在1.6 V电源电压下的电流消耗为18.98mA.后仿真结果显示,VCO输出中心频率和增益分别为4.488 GHz和147 MHz/V,频率粗调谐范围为1.42GHz.频偏1 MHz处的相位噪声为-104.3 dBc/Hz.在频偏1 MHz和5 MHz处FOM值分别为169.1和173.39.     

基于PHEMT工艺的5 GHz锁相环芯片

给出了基于0.2 μm砷化镓赝晶高电子迁移率器件工艺设计的高速锁相环芯片的电路结构、性能分析与测试结果.芯片采用吉尔伯特结构的鉴相器和交叉耦合负阻差分环形压控振荡器,总面积为1.15 mm×0.75 mm.锁定时中心工作频率为4.44 GHz,锁定范围约为360 MHz,在100 kHz频偏处的单边带相位噪声约-107 dBc/Hz,经适当修改后可应用于光纤通信系统中的时钟数据恢复电路.     

基于0.012微米CMOS技术10GHz压控振荡器的设计

基于0．12微米CMOS技术10GHz环形电压控制振荡器（VCO）可用于SDH（STM-64）和SONET（OC-192）光接收机的时钟恢复电路。该振荡器设计的关键是采用了客性源极耦合电流放大器（SC3A）。由于带通特性的SC3A的特点,该压控振荡器有较大的调谐范围及较低的噪声,其中心频率为IOGHz,可以在8．4GHz至10．6GHz的频率范围内工作,在偏离中心频率1MHz处的单边带相位噪声约为-85dBc／Hz。     

高功率太赫兹基波压控振荡器设计

基于55 nm CMOS工艺提出了一款具有高输出功率的太赫兹基波压控振荡器(Voltage-Controlled Oscillator,VCO).设计采用堆叠结构来克服单个晶体管供电电压受限导致输出摆幅较低的问题来有效提高了输出功率.依据单边化技术在核心晶体管的栅漏之间嵌入自馈线来调整栅漏之间的相移和增益以最大化晶体管在期望频率下的可用增益,从而提高晶体管的功率输出潜力.提取版图寄生后的仿真结果表明:在2.4 V供电电压下,VCO的输出频率范围为200.5 GHz～204.4 GHz,电路峰值输出功率为3.25 dBm,在1 MHz的频偏处最优相位噪声为-98.7 dBc/Hz,最大效率为8.1％.包括焊盘在内的版图面积仅为0.18 mm2.此次工作实现了高输出功率并具有紧凑的面积,为高功率太赫兹频率基波VCO设计提供了一种设计思路.     

一种1.84GHz低噪声电容电感压控振荡器

研究在不影响功耗特性的情况下,改善电感电容压控振荡器(LCVCO)相位噪声特性的方法.在传统LCVCO结构基础上,增加PMOS尾电流源,并采用LC回路滤除二次谐波;使用开关电容阵列进行多带调谐,减小压控振荡器(VCO)增益,即控制电压对输出的扰动.基于Chartered 0.18μm RF CMOS工艺设计流片,测试结果表明,1.84 GHzLCVCO的功耗为16.6 mW,在100 kHz和1 MHz频偏处相位噪声分别为-105 dB/Hz和-123 dB/Hz.     

GPS/BD 接收机中电感电容压控振荡器设计

采用TSMC 0.18 μm CMOS工艺,设计了一款宽调谐、低相位噪声、低功耗的电感电容压控振荡器(voltage controlled oscillar,VCO),用于接收北斗卫星导航系统的B1,B2频段信号和全球定位系统(global positioning system,GPS)的L1频段信号的射频接收机中.振荡器中采用了开关固定电容阵列和开关MOS管可变电容阵列,有效地解决了宽频率调谐范围和低相位噪声之间不可兼顾的问题,另外,采用了可变尾电流源的结构,使得振荡器在整个可调频率范围内输出电压的幅度变化不大.利用Cadence软件中Spectre对电路进行仿真.结果表明,振荡器频率调谐在2.958-3.418 GHz和2.318-2.552 GHz这2个频段内,在1.8V的供电电源电压下,功耗仅为3.06-3.78mW.当振荡器工作在3.2 GHz和2.4 GHz的中心频率时,其在1 MHz频偏处的单边相位噪声分别为-118 dBc/Hz和-121 dBc/Hz.     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

基于变压器耦合的互补型LC压控振荡器

设计了一个基于变压器(transformer)耦合的互补型全集成CMOS LC压控振荡器(VCO).与传统结构相比,利用变压器耦合形成正反馈环路,增大输出振幅,使得电路更加易于起振;同时,采用电流复用技术,有效降低功耗.VCO采用65nm CMOS工艺设计,利用开关电容阵列(SCA,switched capacitor array)进行频率调谐,调谐范围18%(3.0~3.6GHz),相位噪声-118dBc/Hz@1MHz频率偏移,品质因数FoM(figure-of-merit)188dBc/Hz,直流功耗0.96mW.     

无线局域网射频前端VCO及高速双模预分频器设计

论述了一种应用于802．11a无线局域网射频前端高速频率合成器中两个关键模块的设计：负阻LC压控振荡器(VCO)与高速双模分频器(DMP)的射频全芯片集成。采用0．18pmCMOS工艺,1．8V电压下进行仿真,VCO仿真偏离4．5GHz中心频率500kHz时,相位噪声为—119dBc／Hz,VCO调谐范围为15％。除8／9双模预分频器实现了高速、低抖动、低功耗设计。均方差抖动9ps,核心部分电源电流消耗3．9mA。     

应用于全数字锁相环的3.44～5.25GHz,FOM值为182dBc/Hz的低功耗数控振荡器设计

设计了一个应用于全数字锁相环的宽带电感电容数控振荡器(DCO).通过设计粗调谐电容阵列、中等调谐电容阵列和精细调谐电容阵列,实现了宽的调谐范围.采用NMOS和PMOS互补型交叉耦合电路,实现了低功耗、高优值(FOM)的振荡器.设计采用TSMC 0.13μm CMOS工艺,电源电压为1.2V.测试结果表明,DCO的调谐范围达到3.44～5.25GHz,调谐百分比为41.7%.在4.06GHz频率处,振荡器电路在1MHz频偏处的相位噪声为-117.6 dBc/Hz.在调谐范围内,设计的DCO电路在1 MHz频偏处的FOM值为182～185.5dBc/Hz.功耗为1.44～3.6mW.     

全数字锁相环中宽带数控振荡器设计

在TSMC 65nm工艺下设计了一个调谐范围为3～5GHz、用于全数字锁相环的宽带数控LC振荡器.该振荡器的电容阵列分成粗调、中调和细调三个阵列,其中粗调为MIM开关电容,中调和细调采用数控人造介质(DiCAD)实现.测试结果表明:当中心频率为3GHz和5GHz时,频偏1MHz处相位噪声分别为-123dBc/Hz和-116dBc/Hz,功耗分别为12mA和5mA.     

一种高速14/16双模相位开关预分频器

分析了无线通信领域频率综合器的关键模块高速预分频器(prescaler)的设计方法,并根据电路要求设计了一个适用于WLAN 802.11a/b/g标准的14/16双模相位开关预分频器.该电路采用SMIC 0.18μm CMOS工艺实现,总芯片面积470μm×420μm.测试结果表明在1.8 V电源电压下它的正常分频范围高达1.46~6 GHz.当输入频率为6 GHz时,电路在14和16两种分频模式下相位噪声分别为-117.70 dBc/Hz@10 kHz和-118.36 dBc/Hz@10 kHz.