一种简易数字信号传输性能分析仪

本文设计的简易数字信号传输性能分析仪,采用线性移位寄存器74LS194产生数字信号序列作为数字信号源,数据率为10kbps-100kbps,按10kbps步进可调,同时也利用74LS194产生一个10MbPs的伪随机m序列模拟信道噪声,将数字信号源信号进行曼彻斯特编码后通过模拟低通滤波器,然后与伪随机m序列相加模拟产生信号和噪声叠加的信号,用叠加信号作为数字信号分析电路的输入,输出两路信号,一路是从该叠加信号中提取出来的同步时钟信号,一路是输出数据序列,两路信号同时送入示波器进行眼图观察,最终达到预期效果。     

一种简易数字信号传输性能分析仪的设计

设计了一种简易数字信号传输性能分析仪,由数字信号发生器、低通滤波器、伪随机信号发生器、数字信号分析电路、信号扫描电路等组成。通过单片机控制AD9851产生频率可变方波作为数字信号发生器时钟,使用模拟运算放大电路设计低通滤波器,在QUARTUSⅡ环境下设计数字信号发生器、伪随机信号发生器和数字信号分析电路,编译仿真通过后下载到现场可编程门阵列芯片EP2C8Q208C8N中,用锯齿波电路产生扫描信号。测试结果表明:该分析仪数字信号发生器数据率为10～100 kbps,按10 kbps步进可调,误差小于1%,输出为曼彻斯特编码;截止频率为100,200,500 kHz的3个低通滤波器,误差小于10%,带外衰减小于40 dB/十倍频程,通带增益在0.2～4.0范围内可调;模拟信道噪声的伪随机信号发生器数据率为10 Mbps,误差小于1%;输出信号峰峰值为100 mV～TTL电平,误差小于10%;通过示波器X-Y模式可显示眼图。     

一种码元同步时钟信号的提取方法及单片机实现

提出了一种数字通信中码元同步时钟信号的开环提取方法.根据此方法设计了码元同步时钟信号提取电路原理框图,本方法比通常用的闭环提取法具有同步快、实现简单等特点.给出了码元同步时钟信号的提取原理,并用单片机予以实现,同时给出了软件程序的流程图.     

综合性传感器模块实验电路设计

传统的传感器实验通常使用台式或箱式实验箱,学生看不见实验箱里的器件及内部电路,只是通过实验箱外部的插孔插接连线完成实验,学生对实验原理理解不深,实验兴趣不高。在实验教学改革过程中,设计了综合性传感器模块实验电路,把多种传感器模块输出的数字信号经过多路拨码开关后作为计数器的时钟信号,通过计数器显示传感器模块的输出结果,实验发现只有轻触开关传感器模块的输出作为时钟时,计数器才能正常计数,其他传感器模块的输出作为时钟时,计数器会发生抖动现象,因此需添加传感器模块硬件消抖电路。经过多轮学生实验,取得了较好的教学效果。     

一种伪随机控制的2 ASK 调制解调电路实现

设计一种以现场可编程门阵列（ FPGA ）作为伪随机序列信号发生器,通过级联方式实现幅度键控（ ASK）数字调制的电路实现方法。首先通过FPGA程序控制产生“0”、“1”等概的周期长度为15的伪随机基带序列,直接数字式频率合成器（ DDS）电路生成模拟载波信号,输入序列与载波信号进行ASK调制,再将ASK已调信号进行包络检波,还原出数字序列。电路测试表明,利用FPGA可以产生正确伪随机序列,ASK调制解调波形与理论分析一致,具有良好的应用价值。     

基于改进调制宽带转换器的射电天文信号采样及恢复

为解决调制宽带转换器(Modulated Wideband Converter,MWC)在实现过程中{+1/-1}伪随机周期序列硬件电路难以实现的问题,提出了一种硬件电路容易实现的{0/Vs_max}伪随机周期序列,取消电压偏移电路,直接对信号发生模块输出信号进行放大处理,通过调节放大器参数产生需求的{0/Vs_max}周期伪随机序列.利用云南天文台实测的射电天文信号数据进行仿真实验,验证MWC系统对信号的重构性能.仿真结果表明,MWC系统采用{0/Vs_max}伪随机周期序列时降低了重构信号的均方误差,提高了重构精度,直接证明新提出的{0/Vs_max}伪随机周期序列在通道数大于16时MWC系统对原始信号重构的优异特性.     

射频拉远系统中的时钟同步技术

针对射频拉远系统中基带控制部分和射频拉远单元之间的时钟漂移问题,提出了一种利用锁相环进行时钟同步的技术.该技术利用锁相环的特点,通过跟踪时钟漂移并对时钟信号进行预补偿来达到抵消时钟漂移的目的.分析了漂移的产生和影响以及补偿方案的可行性,设计并制作了集成在一块4层印刷电路板中的时钟同步模块.测试结果表明:加入时钟同步模块的时钟信号频率稳定度可达到1×10-12,较之无同步模块提高了4个数量级;对于10,km和100,km单程光纤链路,该方案能达到同样的效果.可见,采用该技术可以在较大的动态范围内补偿时钟漂移,从而提高时钟信号的频率稳定度.     

RSFQ可控时钟信号发生器

设计了一种新的产生RSFQ时钟信号的电路,并利用W IN S软件对电路进行了模拟.它可以产生连续脉冲,脉冲的周期由电路中约瑟夫林传输线的长度决定,可以产生周期约10 ps的连续脉冲.经过扩展,这种电路能通过输入触发脉冲实现振荡的停止,从而产生固定个数的时钟信号,产生时钟信号的数目由启动信号和停止信号的时间差决定;在电路中使用多路开关,还可以在不改变硬件电路的条件下,通过输入触发信号来改变输出时钟信号的周期.     

MCS-51单片机的时钟电路

微型计算机的CPU实质上就是一个复杂的同步时序电路,所有工作都是在时钟信号控制下进行的。每执行一条指令,CPU的控制器都要发出一系列特定的控制信号。通过介绍MCS-51单片机的时钟电路,重点分析两种不同时钟信号的产生方式。     

一种变步长锁频基带信号时钟提取方法

串行数字通信系统需要从一个串行数据流中抽取一个采样时钟,这个抽取通常由一个叫时钟及数据恢复单元的非线性电路实现,该电路负责跟踪信号中的低频相位变化．本文提出了一种从频率上跟踪、锁定基带信号发端时钟频率从而提取出基带信号时钟的方案,此方法比传统的锁相环提取时钟具有更好的性能．由于它适于采用硬件语言描述,因而可集成在各类数字芯片中．     

正弦信号发生器的FPGA实现

本系统由FPGA、单片机控制模块、D／A转换电路和低通滤波模块构成，仅用单片FPGA就实现了直接数字频率合成技术（DDS），产生幅度稳定的正弦波。整个系统结构紧凑，电路简单，功能强大，可扩展性强。     

双频金属探测系统解调电路的设计

双频金属探测系统中存在解调电路,该电路需要先通过带通滤波,把其中得到的高频信号、低频信号分开,然后再对它们分别做相敏检波,信号中的相位和幅值便可转为另一种不同的信号电压。为了用于金属探测器的信号解调,研究设计了一种数字四通道锁相放大电路。     

电流模式负反馈四阶高通滤波电路结构分析

以运算放大器Op-Amp为基础,提出了构成有源RC电流模式负反馈高通滤波电路全集成MOSFET－C的平衡结构。对其电流模式高通滤波电路进行了深入的理论研究,并利用PSPICE,通用模拟电路程序,对其输了压幅频特性进行了仿真分析,研究结果表明：应用运算的大器能实现各类电流模式高通滤波电路,也能直接处理电流信号。     

高锁定范围半盲型过采样时钟数据恢复电路设计

采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路（Clock and Data Recovery,CDR）主要由鉴频器（Frequency detector,FD）、多路平行过采样电路、10位数模转换器（Digital To Analog Converter,DAC）、低通滤波器（Low Pass Filter,LPF）、多相位压控振荡器（Voltage Controlled Oscillator,VCO）等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.     

侵彻试验中测试数据长线传输的抗干扰设计

针对侵彻武器利用长线进行存储测试试验中,数字信号在长线传输过程中存在信号衰减变形和速率过低的问题,提出了利用上拉电阻和整形电路来减小信号幅值衰减和改善数字信号上升沿时间的方法;并完成了电路分析和设计.实验表明:该方法不仅可以使数字信号在长线上稳定可靠的传输,并且在高速传输过程中没有出现数据丢失和误码的现象,满足了长线存储测试的要求.     

基于MSP430的微弱信号检测系统

基于TI公司的单片机MSP430G2553的微弱信号检测系统,由稳压供电电源、加法器、纯电阻分压网络、带通滤波器、A/D转换器以及数码管显示电路等模块组成.能实现淹没在强噪声背景下的正弦微弱信号的检测,并能正确显示正弦信号的峰值.实现了在强噪声环境下检测出有效微弱信号的功能.     

分布式算法在乘法模块中的应用

本文基于分布式算法的基本原理,提出了基于查找表结构的分布式算法应用于信号处理中的乘法模块的思路,并以32阶FIR低通数字滤波器中的乘法模块为例,利用FIR滤波器的线性相位特性减小电路规模,采用分割查找表减小存储空间,采用流水线技术和并行分布式算法结构提高了滤波器的速度。最后指出此种算法适用于乘法模块的广阔前景。     

基于FPGA和DAC的数字程控放大器和滤波器

设计并实现了基于数模转换（DAC）R-2R网络的程控放大器和程控滤波器,采用2片8位的DAC0832芯片作为程控电路主体,利用FPGA作为程控放大器及程控滤波器的控制模块,实现了可编程放大参数的设置以及低通和高通滤波截止频率的数字控制。     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

磁耦合谐振式无线电能与信号同步传输技术

为解决谐振式无线电能传输系统中存在信号传递问题,提出一种基于载波的数字信号传递方法。通过耦合模理论对系统建模,对电能与信号同步传输特性和效率进行分析。使用可调稳压电路对发射端电压调幅调制,拾取端借助耦合机构对能量进行收集,并利用电压比较电路对信号复原。结果表明:在不更改谐振式无线电能传输系统拓扑结构的条件下实现携能通信,组建实验平台验证本文方法的有效性。