基于FPGA的SATA主机端控制器链路层发送模块设计

计算机系统中SATA(serial advanced technology attachment)主机端控制器采用专用总线转换芯片和软件控制方式.为使得以FPGA(field-programmable gate array)为控制核心的电子系统可以直接使用SATA3.0硬盘作为数据存储介质,借鉴ATA1-7、SATA1.0、SATA2.0、SATA3.0等相关协议,提出了一种基于FPGA的SATA3.0主机端控制器的链路层发送功能模块的设计与实现方法,成功实现了数据在发送过程中的校验、加扰以及流量控制等相关功能.仿真结果表明:本控制器数据处理速度可达600 MB/s,验证了设计的正确性.     

基于改进LMMSE的UFMC信道估计算法

针对将线性最小均方误差(linear minimum mean square error, LMMSE)算法直接应用于通用滤波多载波(universal filter multi-carrier,UFMC)系统中需要先验信道相关矩阵信息的不足,提出基于LMMSE的改进算法.该算法在频域对使用最小二乘(least square, LS)算法获得的信道频率响应进行平滑处理,在时域通过优化采样点的截短以确定理想的信道采样长度,并采用迭代估计方法获得最优信道相关矩阵,从而避免先验信道相关矩阵信息.经MATLAB仿真验证,改进后的算法对噪声的干扰可以有效抑制,对比传统LMMSE算法误码性能提升约2 dB,可以有效改善信道估计的准确度.     

基于FPGA的USB测控系统中PM调制的研究与实现

航天统一S波段(united S-band,USB)测控系统中相位调制(phase modulation,PM)是对遥控信息进行发送端调制的重要单元,针对航天测控PM调制载波频率高、采样速率大的需求,提出了一种基于现场可编程门阵列(field programmable gate array,FPGA)的USB测控系统中PM调制的研究方案及实现方法.设计将测距音信号与副载波信号联合调制到主载波,创新性地采用将高频分量与低频分量分解开、多路并行处理高速数字信号的方式实现相位调制.应用Modelsim仿真验证了设计的可行性,应用频谱仪分析频谱验证了设计的正确性,为地面遥控端提供了测试平台,在高速调制领域具有很强的可移植性.     

多参数可调的低密度奇偶校验码编译码系统

低密度奇偶校验(low-density parity-check,LDPC)码是具有逼近香农(Shannon)极限的一种好码,且灵活性强,描述简单,是信道纠错编码技术的研究热点。针对某通信系统,为了使信息传输能够适应多种情况的需求,在LDPC码编译码原理的基础上设计了具有独特字插入功能、编码参数逐帧可变的编译码系统,同时采用信息位校验位打散功能的设计方法,可实现信息加密。不同码长的编译码模块采用复用的方案,随机存取内存(random access memory,RAM)按照最长码长设计,降低资源占用率。在加性高斯白噪声(additive white gaussian noise, AWGN)信道下基于最小和译码算法完成性能分析。仿真结果表明,该设计方案能够实现码长、迭代次数、打散方式、独特字插入等多参数可调的LDPC码编译码系统,且信息传输性能良好,资源占用率低。     

单片机串行通信中纠突发错误的软件实现

给出了一种单片机串行通信中纠突发错误的方案.本方案是用交织的方法,将突发错 误离散成随机错误,而后再用纠随机错误的汉明码给予纠正.     

一种用循环码构造的不等保护能力码

提出了一种用(7,3)和(7,4)循环码构造不等保护能力码的方案,提高了数字通信中重要信息位的抗干扰能力,增加了传输可靠性,给出了编码和译码方法,对其性能进行了分析.     

一种帧同步码检测方案及实现

提出一种数字传输系统中帧同步码的检测方案,利用容错技术和非容错技术相结合来实现帧同步码检测.提高了帧同步码的检测速度和可靠性.给出用CPLD(复杂可编程逻辑器件)实现此方案的方法.     

双向多路快跳频载波发生器的设计与实现

混合跳扩频系统中跳频载波的质量主要由跳速、带宽决定,对系统的性能有着直接影响.对于跳速每秒钟几万跳、跳频带宽几百兆的混合跳扩频系统,利用传统单向跳频的方法进行设计时,会占用大量的硬件资源,影响系统其他部分设计.针对此问题,本文提出一种双向多路快跳频载波产生方法,通过多路并行直接频率合成器技术(direct digital synthesizer,DDS)产生高跳速、大带宽的快跳频载波,利用双向跳频的思路,在跳频带宽不变的条件下,降低了硬件资源的消耗.实验结果表明,利用该方法,基于现场可编程门阵列(FPGA,field programmable gate array)平台,实现了跳速20 000 hops/s、跳频带宽327.52 MHz的快跳频载波.相比于单向跳频技术,节约了系统53%的Block RAM资源.     

一种码元同步时钟信号的提取方法及单片机实现

提出了一种数字通信中码元同步时钟信号的开环提取方法.根据此方法设计了码元同步时钟信号提取电路原理框图,本方法比通常用的闭环提取法具有同步快、实现简单等特点.给出了码元同步时钟信号的提取原理,并用单片机予以实现,同时给出了软件程序的流程图.     

基于独立分量分析的盲解码接收算法

为了解决广义频分复用(generalized frequency division multiplex,GFDM)系统接入信号中现有快速傅里叶变换(fast Fourier transform,FFT)解码算法需要先进行同步的缺点,通过独立分量方法研究了异步情况下基于独立分量分析(independent component analysis,ICA)的解码算法.该算法可以在未知传输延时和载波偏移的非同步情况下,对多用户GFDM系统信号进行盲分离和解码,降低了定时和频偏估计误差对解码性能的影响,同时不需要去除循环前缀,增加了接收信号的能量,提高了解码性能.理论分析和仿真结果表明:在平稳信道环境下,随着循环前缀的长度增加,基于ICA的解码算法相比于传统的FFT解码算法至少获得约2 dB的性能增益.