氡子体放射性气溶胶活度粒径分布监测系统测量电路设计

设计了利用金属丝筛网扩散组法的氡子体放射性气溶胶粒径分布监测系统的硬件测量电路,包括电荷灵敏前置放大器电路、主放大器电路、单片机控制电路、串口通行电路以及与LCD显示接口电路等部分.其中重点对电荷灵敏前置放大器做了性能测试,取得了较好的结果.     

一种用于高速激光回波信号处理的专用CMOS集成电路芯片

提出了一种用于激光回波信号处理的高速CMOS集成电路设计方案。该芯片主要采用了RGC跨阻放大器、MOS_L、改进型Cherry-Hooper宽带放大器级联等结构,组成了脉冲激光测距的接收通道。仿真得到了90 MHz带宽,134 dB.Ω增益的整体性能。在0.5μm CMOS标准工艺线上流片后,封装并进行了测试。测试结果表明该电路具有2.4 mV的均方根噪声和对短脉冲具有6 ns的响应延时。     

一种新型电荷放大器的研究与设计

介绍了一种新型电荷放大器设计方法和电路.通过对电荷放大器电路的理论研究,提出用TL081取代大量的分立元件进行电荷放大器的优化设计方案,提高了电路的集成度,使其具有体积小、功耗低、寄生因素少和抗干扰性能强的优点.通过与标准电荷放大器的比较测试实验,验证了该电路的可行性和可靠性.     

基于CNFET的高速低功耗三值灵敏放大器设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)和灵敏放大器原理的研究,提出了一种基于CNFET的高速低功耗三值灵敏放大器设计方案。该方案首先剖析三值反相器电路结构,采用交叉耦合反相器作为三值锁存器;其次结合输入输出信号分离方法,提高放大差分信号速度;然后利用使能信号控制电路状态,降低三值灵敏放大器功耗。采用32nm CNFET标准模型库进行HSPICE仿真,结果表明所设计的电路逻辑功能正确;芯片成品率高达96.48%,具有较强的稳定性,且与利用CMOS设计的二值灵敏放大器相比工作速度提高64%,功耗降低83.4%。     

一种具有欠采样功能的采样保持电路

设计并实现了低功耗的欠采样保持(under-sampling and hold)电路,该电路可应用在模数转换器的前端.该电路选取全差分的电荷传递式开关电容结构,具有欠采样功能的高速自举开关及连续时间共模负反馈结构的两级运算放大器.该电路基于SMIC CMOS 0.18μm 1P6M工艺绘制,测试结果表明,在电源电压为3.3 V,采样频率fs为2 MHz,信号频率fa为2.01 MHz时,总功耗约为1 mW,等效信号频率fa'为10 kHz的信噪失真比RSND为47 dB.该电路可以广泛应用于频移键控调制系统中.     

一种基于比较器共模模式的真随机数发生器设计方案

通过对比较器共模工作模式和热噪声模型的研究,本文提出了一种可自适应匹配的真随机数发生器(TRNG)设计方案.该方案利用CMOS开关将热噪声反相器环形连接,实现输出电压收敛并保持在亚稳态电位.亚稳态下反相器输出节点热噪声与共模模式下比较器热噪声相叠加,由灵敏放大器转化为逻辑1或逻辑0,再经采样生成随机序列.反馈单元根据输出序列的偏向性对灵敏放大器进行自适应调节实现校准功能.所设计的电路采用SMIC 55nm CMOS工艺实现,仿真结果表明TRNG在5个工艺角下(tt,ss,ff,sf,fs)均能正常工作,最大输出速率可达1GHz,能耗为0.426pJ/bit.输出的随机序列通过NIST-SP 800-22测试.     

像素碲锌镉探测器低噪声读出芯片设计与测试

为了解决像素碲锌镉探测器的高密度和低噪声读出问题,设计了一款8通道的低噪声前端读出芯片。每个通道由两级电荷灵敏前放、4阶半Gauss成形电路和输出驱动放大器组成。芯片采用了0.35μm CMOS工艺完成了流片测试,单通道的电荷增益为65～260mV/fC,成形时间调节范围为1～4μs,测得的最好等效噪声电荷为200e。连接碲锌镉探测器后测得241 Am和57 Co全能峰的能量分辨率分别为9.6%和5.9%。初步测试结果表明:芯片的各项功能都正常,噪声的实测结果与仿真结果比较吻合,但探测器的漏电流以及输入端寄生电容使得其电子学噪声显著增加。     

2.5Gbit/s 0.35μm CMOS激光驱动器

设计了一种具有自动功率控制功能的激光驱动器电路.为了获得良好的性能,该驱动器采用级联差分放大器和源极跟随器分别进行信号放大和级间阻抗匹配.该电路的实现采用了0.35 μm标准CMOS工艺.对该电路进行了测试,测试结果表明,在2.5和5 Gbit/s速率下,电路输出信号眼图清晰.在5 V电源电压、2.5 Gbit/s数据速率下,该驱动器可提供0～68 mA范围内的调制电流,满足长距离光纤通信系统的要求.电路典型功耗480 mW,芯片面积为0.57 mm2.     

用于288×4读出电路中的高效率模拟电荷延迟线(英文)

提出了一种带时间延迟积分功能的高性能CMOS读出电路芯片适用的高效率电荷延迟线结构。基于该结构,设计了一款288×4规格焦平面阵列组件适用的CMOS读出电路芯片,并已完成流片、测试。该芯片包括4个视频输出端,每个端口的像元输出频率为4~5MHz(如用于实现384×288规模的成像,帧频可达160Hz)。测试结果表明这款芯片具有高动态范围(大于78dB)、高线性度(大于99.5%)、高均匀性(大于96.8%)等特征。     

基于深亚微米CMOS工艺改进的电荷放大器的噪声模型

基于深亚微米CMOS工艺对粒子探测器读出电荷灵敏放大器电路的噪声进行了优化,计算了输入管的所有有关的噪声并考虑了非输入管噪声及稳定性影响输入的因素,提出了一种更精确的电路噪声模型,可在现有的EKV模型应用基础上,对MOS管的各个工作区完成解析计算且是连续的,用以优化输入管的尺寸和工作点,给出输入管的栅极电容的优值的匹配条件,方便于分析和设计。在0.18μm CMOS工艺下对模型进行比较实验验证,表明计算精度比用传统方法有较明显优势。     

低噪声X射线探测器读出电路

设计一种32通道X射线探测器读出电路, 将探测到的微弱电信号进行放大并转换成电压信号读出。该电路中每个通道包含一个电荷灵敏放大器、一个相关双采样电路和一个采样保持电路。 为提高成像质量, 对读出电路进行低噪声设计, 其中前级的噪声贡献尤为明显, 因此重点对噪声源进行理论分析并采取相应的降噪措施。仿真得到输出积分噪声为69.7 μV。     

采用标准单元的集成电路自动布图设计系统

采用标准单元方法的集成电路设计系统是一个用于专用集成电路（ＡＳＩＣ）设计的自动布图系统。本系统建有 ３ｕｍ硅栅 ＣＭＯＳ标准单元库，设计人员只要输入被设计电 路的逻辑图（或逻辑网单文件），或逻辑模拟的输入文件，该系统就自动调用所需的单元和压煤块，进行自动布局和自动布线，最后得到电路的掩膜版图。设计实例表明，该系统使半定制电路的设计过程加快，但仍保持较高的芯片密度。     

与CMOS兼容的光电二极管模型及其SPICE模拟分析

本文通过对CM O S图像传感器像素内的光电二极管工作原理的讨论,提出了一种改进的半经验光电二极管SP ICE模型建立方法,并将该模型用于系统电路和仿真,比较仿真结构与实验结果说明,该模型可成功用于CM O S图像传感器系统的电路模拟.     

异步低功耗RSA电路结构的设计和实现

提出一种适用于智能卡和电子标签的异步低功耗RSA电路结构及其模乘电路结构, 使用GTECH的优化方法和BrzCallMux的实现策略, 基于TSMC 130 nm CMOS标准工艺进行ASIC实现。结果表明, 所提出的异步低功耗RSA的面积最低仅为其他RSA面积的4%, 一次加解密时间最低仅为其他RSA加解密时间的0.216%, 功耗最低仅为其他RSA功耗的16.99%。     

基于SET/MOS混合结构的表决器电路的设计

基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗...     

低功耗高集成度MP3解码器IP核设计

针对MP3解码器IP核低功耗和高集成度的要求,对MP3的解码算法和硬件结构进行优化,并设计定制处理单元高效率地执行解码运算,同时引入门控时钟实现MP3解码器的分时工作,从而以极低的硬件代价和功耗完成了MP3解码器IP核设计。该IP核采用16.384 MHz系统工作时钟,共耗用33 088个逻辑门和33 004字节存储单元,以0.18μm 1P4M CMOS工艺成功流片。芯片测试结果表明,该IP核具有正确的MP3解码功能,音质良好,最大解码功耗不超过9 mW,逻辑电路所占硅片面积仅为0.37 mm2。     

高精度带隙可编程基准电流源的设计

提出了一种新的CMOS高精度带隙可编程基准电路,设计了高精度运放电路和可编程基准电流源电路结构。整个电路采用的是0.18μm标准的CMOS工艺,仿真结果表明,温度在-40～120℃范围内时,基准电压变化为3.2mV。该电路已成功应用于14位高速DAC中,所设计的DAC转换器的输出电流范围为8～32mA。在应用中可根据实际需求,通过调节改变输出电流大小。     

一种两级CMOS运算放大器电源抑制比提高技术

在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR.该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR.采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20 dB以上.     

对称式多谐振荡器仿真研究

在用multisim8进行对称式多谐振荡器仿真时,发现仿真结果与实际实物实验结果不符。测试和理论分析表明：出现这一现象是因为multisim8中的门电路模型不适用于输入、输出电流较大的数字电路的仿真。用能完整和全面地描述电路性能的TTL、CMOS反相器典型电路分别替代multisim8仿真软件中的TTL、CMOS非门。经测试,仿真结果与实物实验结果完全一致。     

基于事件驱动的数字逻辑功能仿真工具

本文介绍了现代专用集成电路(ASIC)芯片的设计流程、详细讨论了对Verilog HDL所描述的数字电路网表进行逻辑功能仿真工具LGS的开发过程.主要包括分层建模、事件驱动算法和具体实现中的一些技术问题.也论述了面向对象技术及C 在EDA(Electronic Design Automation)工具开发中的应用.最后给出一个LGS应用于乘法器电路设计的仿真验证示例.