一位量子逻辑门的物理实现

作者研究了自旋为1／2的粒子在随时间变化的磁场中的运动情况．该系统哈密顿量具有SU(2)代数结构．用代数动力学方法对此系统进行求解,得到了严格的解析解．基于严格解,就可构造一位量子逻辑门．通过调节磁场强度和频率,可以控制该量子逻辑门,实现一位量子逻辑门的任何操作．     

基于VHDL语言的浮点乘法器的硬件实现

本文提出了一种基于VHDL语言的浮点乘法器的硬件实现方法，就是用VHDL语言描述设计文件，用FPGA实现浮点乘法，并在Maxplus2上进行了模拟仿真，得到了很好的结果。该浮点乘法可以实现任意位的乘法运算。     

异步电动机直接转矩控制低速运行的仿真研究

介绍了异步电动机直接转矩控制系统的基本结构和原理，在此基础上分析了低速运行时的圆形磁链控制方法，采用异步电动机α—β坐标系下的数学模型，按照磁链的圆形控制方法，基于MATIAB6．5／Sirnulink5．0构建了仿真模型，给出了仿真结果及分析．仿真结果验证了该模型的正确性和该控制方法的有效性．     

MATLAB环境下异步电动机建模与仿真

根据异步电动机动态数学模型构造出基于MATLAB环境下异步电动机通用仿真模型,该模型封装后可作为SIMULINK库元件使用。通过仿真实验验证了模型的正确性     

Radix-16 Booth流水线乘法器的设计

设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%.     

对象行为约束的描述和推理

对象作为面向对象方法的核心概念，具有静态结构和动态行为两方面的特征．本文基于时序的观点，利用时序逻辑系统形式化地描述对象的行为，进而可以通过逻辑演算对对象的行为进行推理．     

移动通信中继系统中减少反馈调度的算法研究

对于多用户中继系统中上行反馈量过大的问题,研究提出了一种基于多门限减少反馈的半分布式调度算法.该算法在基站与中继分别设置反馈门限,依据在多门限假设下可以得到总反馈用户数表达式,进而算出多个门限值;又根据中断概率算得一个门限,将该门限值作为多门限的下限.将两种门限值相结合以限制用户反馈量.对AF(Amplify and Forward)协议下采用该算法的反馈用户数及系统容量等性能指标给出了理论推导.仿真结果表明,该算法可较单门限算法进一步地减少反馈量,并降低系统的反馈中断概率,增大了系统容量.     

一种应用于嵌入式FPGA卷积神经网络加速器的串行乘法器设计

为满足神经网络中多种位宽数据计算的动态需求,从而提升硬件资源的能效,提出一种位串行乘法器设计—以1 bit的计算逻辑为核心,将多位数据的并行乘操作转化为每个周期进行1位数据乘操作的串行计算方式.为进一步提升硬件资源的利用率,在此基础上提出多通道位串行乘法器阵列同时进行多个数据的并行计算.实验结果显示,在最大支持位宽为8 bit的条件下,单通道位串行乘法器的LUT资源使用量是并行乘法器的41%,LUT资源有效利用率是并行乘法器的1.32倍;当通道数为8时,多通道位串行乘法器阵列的LUT资源使用量是多通道并行乘法器阵列的29%.该结构实现了硬件资源和性能之间的平衡——提高硬件资源的利用率从而提升计算效能.     

谐波起动异步电动机的似稳态起动特性分析

针对谐波起动异步电动机这一新型电动机定，转子绕特点，采用频率分离的原理，将电动机气隙磁场的所有谐波划分为两个谐波集合：起动波集合｛ｖ｝ｓｔ和运行波集合｛ｖ｝ｒｕｎ；导出了描述其电磁特性数学模型和相应的等效电路。该模型可推广应用于具有非常规绕组时的常规电动机，还可以用于设计谐波起动异步电动机，样机实例验证了理论分析结果。     

汽车防抱制动系统控制理论研究

讨论了汽车防抱制动系统模糊控制器的设计问题，以进一步提高防抱制动系统的制动效果．文中以双参数逻辑门限控制方法为基础提出了新的模糊控制逻辑，设计了基于车轮角加速度的两级模糊防抱控制器；使用Matlab 6．0建立了模糊控制器的仿真模型，并进行了仿真分析．分析结果表明该控制器能有效地适应不同的路况，与传统的控制器相比有更好的鲁棒性和制动效果，具有一定的应用价值．     

水轮机筒阀电液同步控制系统数学建模与仿真

为了满足水轮机筒阀在启闭过程中的多缸同步和速度控制的要求,对筒阀电液同步控制系统中的主要液压部件。如电液比例方向阀、同步液压马达、比例节流阀和非对称液压缸进行动态数学建模分析,给出了水轮机筒阀电液同步控制系统非线性数学模型。针对筒阀在启闭过程中对同步性能和速度控制要求高的特点,提出一种双闭环（同步闭环和速度闭环）综合控制方式,该控制方式内环负反馈用于多缸同步控制,外环负反馈用于多缸速度控制。利用Simulink对系统进行仿真研究,并和试验结果进行了对比。结果表明,该系统和控制方式能满足水轮机筒阀在启闭过程中对速度和同步性能的要求。     

交织多址接入系统定点Logistic交织序列生成算法

交织多址接入(interleave division multiple access, IDMA)技术作为典型的非正交多址接入技术,受到学术界和产业界的广泛关注。为降低IDMA系统多用户检测过程存储空间和计算复杂度,采用双极性化的定点Logistic序列与待(解)交织序列对应相乘方式完成(解)交织;同时,为降低任意量化比特长度的定点Logistic序列生成过程时延,采用现场可编程逻辑门阵列进行生成。利用Logistic系统李雅普诺夫指数,确定处于混沌状态的定点Logistic序列量化比特长度;基于平衡度和互相关门限,确定定点Logistic序列开始位置和初值;采用查表法构建非对称基本乘法器,并采用移位相加法计算总乘法器。仿真结果表明,所提算法可以充分利用Logistic序列混沌、平衡度、相关等特性,具有较好的误码率性能。     

MOS反型层和多晶硅栅量子效应的解析模型

在超深亚微米MOS器件中,量子效应对器件特性的影响很大.根据改进后的三角势场近似和曲线拟合,同时对MOS器件反型层和多晶硅栅中电子的量子效应进行了建模,得到了一个基于物理的解析模型,利用该模型计算MOS器件的阈值电压,与数值模拟的结果比较表明,模型的精度令人满意.     

智能卡公钥密码体制的模乘器

模乘器的面积过大和速度较慢是影响公钥密码体制 RSA在智能卡应用中的主要问题。文中针对 Montgomery模乘算法进行了分析和改进 ,提出了一种新的适合于智能卡应用的高基模乘器结构。由于模乘器采用两个并行 16bit乘法器和两个流水的加法器 ,使得它有效地降低了芯片面积、提高了运算速度 ,从而实现了智能卡公钥密码体制 RSA的数字签名与认证。仿真表明 :在基于华邦 0 .5μm工艺下 ,模乘器 VLSI实现共用 85 0 0个门 ,在 2 0 MHz的时钟频率下 ,加密 10 2 4bit的数据模幂乘运算平均时间仅需 3 42 ms。这个指标优于当今电子商务的加密处理器 ,适合于智能卡应用     

多通道并行TD-LTE小区搜索架构设计与FPGA实现

移动终端通过小区搜索完成与网络的接入工作.为了更快地完成时分长期演进 (time division long term evolution,TD-LTE)系统小区搜索过程,与传统数字信号处理(digital signal processing,DSP)串行模式对比,从速度和面积两方面综合考虑,提出一种基于现场可编程门阵列(field programmable gate array,FPGA)的多通道并行小区搜索架构.主要工作集中在小区搜索整体方案设计和FPGA硬件实现上,在算法上对整个小区搜索算法架构进行了改进,同时根据硬件需求,利用以时钟换取速度的思想对FPGA硬件实现架构进行了优化.采用多通道并行高速乘法器进行序列相关检测和动态门限配置的方法,大大缩短了TD-LTE小区搜索的处理时间.并以Altera的EP4SGX230KF40C2 芯片作为硬件平台进行了Modelsim功能仿真、板级验证等工作.实验结果表明,该设计方案的处理速度和数据精度均满足TD-LTE 系统测试要求,性能远优于传统的DSP架构模式,可以应用到实际工程中.     

多轴激光位移测量同步采样技术

采用基于广播总线的同步采样技术,提出6轴高精密XY工件台激光位移测量的同步测量架构.设计专门的同步动作控制器和同步信号总线,实现6轴激光位移测量系统的同步采样,提高了数据采样频率.结果表明:6个激光测量轴之间的同步采样时间误差最大为1.616ns,并由此引起的位移测量误差是0.808nm;在硬件读取数据方式下,6个激光测量轴最高采样频率可达640kHz.     

部分重叠双栅MOSFET特性的研究

研究一种具有部分重叠双栅结构MOSFET器件模型,并将其与类似的分裂双栅结构MOSFET及普通栅结构MOSFET器件进行比较,利用MEDICI软件对该结构进行仿真.通过仿真可知:部分重叠双栅MOSFET器件通过沟道电场的调节,可降低短沟效应和等效栅电容、提高击穿电压,跨导可由栅压调节,阈值电压随沟道缩短而下降的变化率在文中讨论的3种结构中最小.     

适于消谐模型求解的矩阵乘法器设计与实现

在求解逆变器消谐PWM模型的迭代运算中，需要进行大量的矩阵乘法运算。为了提高运算速度，笔者在论述矩阵运算并行算法的基础上，提出了基于二维正方形心动阵列结构的矩阵乘法器，并研究了二维方阵结构的矩阵乘法器的FPGA硬件实现方法，比较了单处理机乘法器和二维方阵结构的矩阵乘法器的运算速度及所需器件资源，结果表明采用二维正方形心动阵列实现的矩阵乘法器，具有高度并行性和流水线性特点，可使阵列中负载均匀，延时缩短，有利集成度提高，是实现消谐模型求解过程中矩阵乘法运算的较好算法。     

大面积薄栅MOSFET的V_T与D_(OX)的关系研究

本文研究了大面积薄栅M OSFET的阈值电压与栅氧化层厚度的关系。实验结果表明,在薄栅情形(d_(ox)=135～312 )中,阈值电压随着栅氧化层厚度的减少而下降;阈值电压的一维模型仍然适用于大面积薄栅MOSFET。     

基于状态空间的FPGA功能仿真策略

随着FPGA(field programmable gate array)芯片集成度的提高,基于FPGA的复杂系统设计成为数字电路的发展趋势,如何实现复杂电路的功能仿真成为设计者面临的难题。针对不同规模的FPGA设计,划分输入状态空间,提出了遍历性激励与伪随机激励相结合、软硬件协同的功能仿真策略,完成了4位半加器和32位乘法器的功能仿真实例。测试结果表明新的功能仿真策略能够加快仿真速度,尤其是对大规模FPGA设计。