基RFID技术和NiosⅡ的无线物资识别终端设计

本文简要介绍利用Altera公司CycloneⅡ 2C35FPGA芯片,采用SOPC(片上可编程系统)技术将NiosⅡ软核处理器、存储器、功能接口和扩展I/O口等集成在一块FPGA芯片上,并移植μCLinux嵌入式操作系统实现无线物资识别终端的设计。同时利用RFID技术,实现对物资的库存情况进行准确的识别、记录、统计,不仅节省了人力,也提高了工作效率。     

基于FPGA／SOPC—Nios Ⅱ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核Nios Ⅱ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1Hz～100MHz周期信号的精度为8×10^-6的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法．     

基于SOPC的SVPWM波形研究

介绍一种采用SOPC技术设计的SVPWM波形发生器,在FPGA中嵌入了32位NiosⅡ软核系统,用以处理SVPWM波形的计算、输出与显示等功能.利用可编程逻辑器件的可在线编程特点和SOPC的技术优势,灵活、快捷地将所需功能模块完全集成在单片的FPGA上,使电路的硬件结构简单,具有较高的性价比.     

基于SOPC的数字音频系统设计

本文设计了一种基于可编程片上系统（SOPC）技术的嵌入式数字音频录放系统方案．该系统通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,并结合系统的软件设计来控制音频芯片TLV320AIC23．实现了音频信号的A／D、D／A转换、存储、回放等功能．由于采用了SOPC和DMA控制技术,该系统具有设计灵活、扩展性好等优点．     

多通道数据同步采集系统的设计

提出了一种基于FPGA的数据采集系统设计方案.该方案以FPGA为核心,通过SOPC技术将NIOS软核处理器,采集控制逻辑等功能模块集成在FPGA上,然后结合简单的外围电路构建了多通道数据同步采集系统.测试结果表明:该平台功耗低、性能稳定、扩展性强.     

新型智能仪器的研究设计

随着测试技术的发展，智能仪器的自动化程度越来越高，实现的功能越来越复杂。将嵌入式实时操作系统引入智能仪器的设计毒宴旦瓴域，以进一步冬高．节能仪器的自动化程度。文章在论述FPGA／CPL-D的开发流程基础上对于智能仪器的设计提出了一些新的看法。     

基于Nios Ⅱ的光学定位跟踪系统

介绍了一套由SOPC开发平台构成的定位跟踪系统,该平台核心为Altera的FPGA及内嵌的软核Nios Ⅱ CPU。系统采用DE2开发板、OV7670数字摄像头以及数字触摸屏实现。该装置操作方便,能进行一定范围内运动物体的光学定位追踪,同时还具备手动式协调定位功能。实验结果表明,该系统功耗低、设计灵活、可拓展性强、能稳定精确地定位被跟踪目标。     

FPGA在数字相位差测量仪中的应用

采用FPGA实现测量核心部分,使用硬件描述语言VHDL将数字鉴相、消抖滤波、频率测量、MCU接口逻辑模块集成在一片FPGA．相对传统测量方案具有元件数量少、测量精度高和抗干扰能力强的特点．经测试证明,本仪器工作稳定,测量精度符合设计要求．     

基于NiosⅡ的电子收费专用芯片验证与测试平台设计

通过NiosⅡ处理器及可编程片上系统（SOPC）,设计了一套电子收费（ETC）专用芯片的验证与测试平台．该平台采用Altera CyeloneⅡ EP2C35F672C6N现场可编程门阵列（FPGA）芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosⅡ处理器核配置相关外设．并编写NiosⅡ应用软件,完成ETC专用芯片的FPGA验证和测试．实践表明。该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本．     

一种视频序列中快速定位目标图像的硬件实现方案

针对车牌定位与分类难的问题，提出了一种适用于汽车牌照号码识别的新型图像定位和分类系统实现方案．该方案采用可重配置器件FPGA和数字信号处理器DSP协同工作，实现了便携式图像处理系统．给出了系统测试平台设计思路，并详细列出了新型系统的性能数据．经测试，当FPGA时钟为50MHz时，系统吞吐率为15帧／s，可以满足实时处理要求．     

Turbo码编码器IP核设计及验证

深入研究了Turbo码编译码理论，结合IMT-2000中W-CDMA标准进行编码器IP核设计，实现了两个分量编码器同时归零；对数据采用流水处理，并在内部加入了并串转换，使其方便地应用于编码器验证平台的SOPC系统中；采用Quartus Ⅱ开发工具在APEX20KE系列FPGA芯片上实现了具有高速性、可变码率的编码器，器件综合后最高频率达120MHz，可以用于第三代移动通信系统。     

基于自制SOPC平台的图像空间变换实验设计

介绍了上海大学通信与信息工程学院专业实验中心设计制作的SOPC嵌入式开发平台及其配套Cyclone FPGA选件的硬件电路设计与图像空间变换实验设计。该SOPC平台基于可编程片上系统技术完成视频信号采集与输出显示,而与之配套的Cyclone FPGA选件电路完成嵌入式图像空间变换处理。实验设计利用Verilog硬件描述语言在QuartusⅡ开发环境中进行编程调试,最终给出并分析了图像变换实验结果。该系列实验验证了基于FPGA的嵌入式数字图像处理可行性,是相关课程的辅助实验。     

基于FPGA和Flex技术的远程虚拟扫频仪的研究

为解决传统仪器携带不便以及传统实验教学受时间、空间、仪器不足等限制的问题,将FPGA和Flex技术相结合,提出了一种实现远程虚拟扫频仪的设计方法。介绍了系统的总体框架以及软硬件结构。硬件部分以ARM和FPGA为控制中心,采用直接数字频率合成技术产生扫频信号源。软件部分以支持富因特网应用开发和部署的Flex为开发平台,阐述了软件设计流程。该系统基于B/S架构,可实现远程网络实时操作、实测数据、实时显示。实测结果表明,系统实现了传统扫频仪的功能,产生的扫频信号源频率分辨率可达到0.093 Hz,频率范围为0.093 Hz到1 MHz。能直观测试线性时不变系统的幅频特性并绘制相应的幅频曲线。     

数据流图模型在SOPC上的应用

介绍了基于DFG(数据流图)模型的分析和优化,用于数字仪器设计的SOPC系统的软硬件协同设计方法,这种方法基于数字信号处理算法的数据流图模型,并应用SOPC技术实现.DFG模型能帮助设计者将系统功能分别划分为硬件和软件,给出的便携式逻辑分析仪SOPC系统级和电路级的优化表明,DFG模型不仅对于结构优化和降低功耗非常有效,对于软硬件协同设计也很有用.     

一种基于NiosⅡ的加密算法设计与实现

在分析DES算法常规硬件设计方法基础上,提出了一种基于NiosⅡ加密模块组件的硬件和软件设计方案。介绍了SOPC技术和DES算法原理,采用基于NiosⅡ嵌入式软核处理器的系统设计方案,定制相匹配外围设备集成于一块FPGA硬件上,并在NiosⅡ中嵌入C程序。采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高,降低了系统成本,具有灵活的现场可更改性。     

基于NIOS嵌入式软核图像处理算法的研究

提出了一种在SOPC上自己配置系统并且基于FPGA可编程图像处理算法的设计方案.用户可以根据设计要求修改配置SOPC片上系统,采用自顶向下软硬件并行设计方案,并且图像处理结果通过VGA的IP核实时显示,系统设计好后,用户可以在Nios IDE下实现不同图像处理功能.     

基于NiosII的电子收费专用芯片验证与测试平台设计

通过NiosII处理器及可编程片上系统(SOPC),设计了一套电子收费(ETC)专用芯片的验证与测试平台.该平台采用Altera CycloneII EP2C35F672C6N现场可编程门阵列(FPGA)芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosII处理器核配置相关外设,并编写NiosII应用软件,完成ETC专用芯片的FPGA验证和测试.实践表明,该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本.     

基于NiosⅡ的嵌入式智能网络家居系统的设计

研究了一种基于SOPC技术的嵌入式智能网络家居系统的设计方法,该系统通过在FPGA芯片上配置Nios Ⅱ软核处理器和相关的接口模块来实现嵌入式系统的硬件平台,接着在该平台上移植uCLinux操作系统、并配置BOA服务器,实现了基于B/S模式的远程智能控制系统.用户可以通过客户端浏览器访问嵌入式BOA服务器对远程家居中的电器进行状态查询和控制.由于采用了先进的SOPC技术,本系统具有设计效率高和灵活性好等优点.     

基于SOPC架构的贪吃蛇游戏研究与设计实现

本文以Xilinx公司SPART3E-XC3S200器件为开发平台，在讨论SOPC技术的基础上，介绍了32位Microblaze软内核的体系结构，详细描述了SOPC方式进行贫吃蛇游戏设计实现的系统硬件电路设计，给出了系统硬件平台结构及C程序流程圈，实现了贫吃蛇游戏设计。     

基于SOPC的远程视频图像监控系统的设计

提出一种基于SOPC技术的远程视频图像监控系统的设计方案。通过将NiosII软核处理器、用户自定义逻辑模块、存储器、I/O等集成到单块低成本的FPGA上,组成一个SOPC(片上可编程系统),实现远程视频图像监控系统。与传统的实现方案相比,该方案降低了系统的成本,复杂性和功耗。