大功率P沟道VDMOS器件设计与工艺仿真

作为现代电力电子核心器件之一的P沟道VDMOS(vertical double-diffuse,MOS)器件,一直以来由于应用领域狭窄而并未得到足够的研究。以P沟道VDMOS器件为研究对象,为一款击穿电压超过-200V的P沟道VDMOS设计了有源区的元胞结构及复合耐压终端结构,并开发了一套完整的P沟道VDMOS专用非自对准工艺流程。最后通过仿真得到器件的击穿电压超过-200V,阈值电压为-2.78V,完全满足了设计要求,也为下一步流片提供了有益的参考。     

场限环耐压的准三维优化分析

分析和讨论了圆弧形掩膜的曲率半径对平面结终端耐压特点的影响．首次通过解析的方法，推导出了在计及平面结横向曲率效应，即准三维效应的条件下，优化单场限环结构击穿电压的归一化表达式，以及场限环间距的优化公式．本方法简便直观，可以直接用于场限环结构的优化设计．     

SITH耐压容量的控制和调节

分析了SITH结构的掺杂电阻率、N－基区厚度、沟道尺寸以及终端结构对正向阻断电压的影响，分析了其横向自掺杂、沟道尺寸、外延层以及相关因素对栅－阴极击穿电压的影响，讨论了如何进行正向阻断电压和栅－阴极击穿电压的控制和调节。     

高压4H-SiC肖特基二极管的模拟及研制

结终端技术能提高4 H-SiC肖特基势垒二极管器件的耐压性能.利用仿真软件ISE-TCAD10.0对具有结终端扩展JTE保护的4 H-SiC SBD器件进行了仿真研究,并依据仿真优化好的参数试制了器件.实验测试结果表明,模拟优化结果与实验测试器件的结果一致性较好,实测此器件的反向电压值达2 000 V,接近理想击穿耐压88%,漏电流数值为0.1mA/cm2.     

平面型电力电子器件场环终端的优化设计与试验研究

对平面型电力电子器件场环终端进行了优化设计与试验研究，提出了用混合因子Ｍｘ（载流子密度与固定电荷密度之比）作为判断理想耗尽区近似是否合理的指标，采用零场强度边界判定法，开发出能在３８６型或４８６型微机上进行模拟器件反偏状况的优化设计程序，根据设计结果制作了几种不同结构的场环器件，以测量其实际耐压，单结在１ｋＶ左右，改进后的方案用于高压ＳＩＴＨ器件的研制，耐压在１．２ｋＶ左右，最高可达１．５ｋＶ。     

非对称型门极换流晶闸管阻断特性的设计与优化

分析了非对称型门极换流晶闸管(GCT)的结构和工作原理,提出了阻断特性的设计方法,并依此建立了非对称型GCT的结构模型;利用MEDICI软件对其正向IV特性和电场分布进行了模拟,分析了穿通型耐压结构的击穿机理,证实了设计的合理性;另外通过对GCT结构参数的优化,指出当n缓冲层的浓度为5×1016cm-3时,可获得比较理想的阻断特性。     

VDMOSFET的终端优化设计

主要介绍了VDMOSFET的终端优化设计，讨论了已有终端结构中的场环、场板技术，工作原理，以一种新型的高频VDMOSFET与模拟栅相结合的结构为例，详细讨论了场板在减少反馈电容、提高器件的击穿电压、降低导通电组、改善跨导、提高输出电阻、改进安全工作区方面的理论机制及作用。     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

高压大功率碳化硅电力电子器件研制进展

 碳化硅电力电子器件已经成为国内外研究和产业化热点，在一些应用领域正在逐步取代硅基电力电子器件。概述了碳化硅材料和器件的特性，即具有高工作电压、高效率、高工作温度等优势。综述了国际上碳化硅电力电子器件技术的发展现状，其中中低压器件发展已逐渐成熟，高击穿电压器件研究成果展现出由碳化硅材料特性预测的性能优势。展示了宽禁带半导体电力电子器件国家重点实验室在该领域取得的最新技术进展，建立了600~3300 V碳化硅肖特基二极管和MOSFET产品技术，研制出国际先进水平的高压碳化硅MOS-FET和IGBT。     

碳化硅电力电子器件及其在电力电子变压器中的应用

随着“坚强智能电网”建设的不断深化以及“泛在电力物联网”概念的提出,硅基电力电子器件以及电力电子化装置正面临着新的挑战。以碳化硅基为代表的宽禁带功率半导体器件,因其高耐压、高耐温、高频开关等优良特性,在中高压领域前景广阔。其典型应用之一即因硅基器件耐压水平有限而难有突破的电力电子变压器。电力电子变压器除了能实现传统工频交流变压器的电压变换和电气隔离功能之外,还在故障切除、功率调控、分布式可再生能源接入等方面有独特优势。本文首先对碳化硅电力电子器件的研究与发展作简要概述,而后对电力电子变压器的发展进行了简单梳理。最后,重点介绍了几种典型的应用碳化硅器件的电力电子变压器,以便相关研究的进一步开展。     

新型4H-SiC肖特基二极管的仿真与分析

设计了斜面结构碳化硅肖特基二极管(4H-SiC SBD)并且在器件中加入场环结构,通过基于半导体物理理论的计算机辅助设计软件(Silvaco-TCAD)分析计算了常规结构和新结构SiC-SBD器件的V-I特性、击穿电压、温度热学分布。对比计算结果,可知新结构SiC-SBD器件击穿电压提高至2300V,导通电阻减小,温度热学分布明显优于常规结构SiC-SBD器件。     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

功率晶体管(GTR)正偏二次击穿测试仪的研制

本文对功率晶体管(GTR)正偏二次击穿测试仪的研制进行了说明,并给出了主要技术参数。最后利用该仪器对GTR进行了测试,并对测试中的现象进行了分析。     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。