复合结构静电感应晶体管的终端造型

为了克服几何形状(曲率效应)造成的边角电场对平面扩散结击穿性能的劣化效应,对应于静电感应器件的复合结构,采用限场环与切断环作为终端造型,使结边界处的耗尽层宽度反窄化效应而展宽,以分散电力线并降低表面电场。     

高压大功率VDMOSFET终端技术的研究

对实现ＶＤＭＯＳＦＥＴ高耐压水平的场限环结合场板的结终端技术进行了研究．分析了表面电荷密度对耐压水平和优化环间距的影响．计算结果与文献中的数值模拟结果相符合     

内场限环结构LDMOST的耐压分析

文章讨论了内场限环结构ＬＤＭＯＳＴ的参数优化和器件耐压问题，采用直接积分的方法推导出内场限环表面掺杂浓度的精确优化公式．同时，对ＬＤＭＯＳＴ的优化结构开展了耐压分析．与国外同类工作比较，此方法简便直观，计算结果与二维数值模拟结果符合得较好．     

终端带单一场环的P＋N结击电压分析

利用了平面结击穿电压的归一化表达式,研究了终端带单一场环的P＋N结击穿电压特性,通过解峰值电场方程,给出了确定主结与单浮环最佳间距的简便方法,得到了在未穿通情况下,具有单场保护环平面终端端优化设计的理论公式。     

巨型功率晶体管场限环研究

通过解联立一维泊松方程得到了场限环结构的电场和电位分布.讨论了环间距、环宽、N-掺杂浓度、结深和表面电荷密度等参数的影响,得出了归一化击穿电压和环间距计算值.用这些计算值可以推算多环间结构的击穿电压和作为场限环设计的依据.     

平面型电力电子器件阻断能力的优化设计

利用场限环终端结构及P^ I(N^-)N^ 体耐压结构分析了平面型电力电子器件的阻断能力，提出了一种优化设计阻断能力的新方法，通过将器件作成体击穿器件，使其终端击穿电压与体内击穿电压之间达成匹配，从而可提高器件阻断能力的稳定性和可靠性，并降低器件的通态损耗及成本。最后通过制作具有PIN耐压结构的GTR和引用国外有关文献验证了该方法的正确性。该方法可直接推广到整流器，晶闸管，GTR，IGBT，IEGT和MCT等多种平面型电力电子器件设计中。     

功率VDMOSFET结终端技术研究

提出了一种多重场限环（FLR）终端结构的优化设计方法。这一方法给出了一种简单模拟结构用以绘制所谓的击穿电压-间距曲线，由这一曲线可以直接得到最优化结构，而不必进行试验也不易发生错误．由此种方法得到的结果与实验结果附合得非常好．我们在较大范围内对这一方法的适用性进行了研究，结果表明这一方法在中等电压范围FIR终端设计中非常有效。     

基于平面手性[2,2]对环芳烷的共轭大环研究进展

[2,2]对环芳烷是一类具有独特三维刚性结构以及平面手性的化合物，在材料科学领域具有广泛的应用前景，其可以作为理想的构筑基元构建共轭大环，并为大环引入手性和拓扑结构等有趣的性质．本文介绍了[2,2]对环芳烷的发展历史、结构特性及平面手性，总结了近年来基于[2,2]对环芳烷的共轭大环的重要进展．有望为基于[2,2]对环芳烷的（拓扑）手性大环的合成设计提供新的思路．      

平面型电力电子器件场环终端的优化设计与试验研究

对平面型电力电子器件场环终端进行了优化设计与试验研究，提出了用混合因子Ｍｘ（载流子密度与固定电荷密度之比）作为判断理想耗尽区近似是否合理的指标，采用零场强度边界判定法，开发出能在３８６型或４８６型微机上进行模拟器件反偏状况的优化设计程序，根据设计结果制作了几种不同结构的场环器件，以测量其实际耐压，单结在１ｋＶ左右，改进后的方案用于高压ＳＩＴＨ器件的研制，耐压在１．２ｋＶ左右，最高可达１．５ｋＶ。     

具有密度制约的Volterra模型的全局结构

利用定性理论中全局结构分析法，证明Volterra模型在第一象限无极限环E，并给出了奇点随参数变化情况的详细分析．     

VDMOS结构击穿电压的设计与分析

本文引用了附加有浮动电位保护环和场板的ＶＤＭＯＳ结构击穿电压的解析表达式,描述了浮动电位保护环和场板效应的对穿通击穿电压的改进,经比较,理论结果与测量数据有较好的一致性。     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

共面型介质阻挡放电的击穿特性

利用拉普拉斯方程求出共面型介质阻挡放电单元电势分布的解析解,结合汤生放电理论,研究了共面型放电单元的结构参数对其击穿特性的影响.结果表明,介质表面的二次电子发射系数、沿面电极间隙、电极长度、介质层等因素对共面型介质阻挡放电的击穿电压和击穿路径的位置都有一定影响.合理选择共面型介质阻挡放电的结构参数,可以获得较低的击穿电压和所需的放电模式.     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

漂移区槽氧高压SOI-LDMOS器件模型

为了获得SOI-LDMOS器件耐压和比导通电阻的良好折衷,提出了一种漂移区槽氧SOI-LDMOS高压器件新结构．利用漂移区槽氧和栅、漏场板优化横向电场提高了横向耐压和漂移区的渗杂浓度．借助二维仿真软件对该器件的耐压和比导通电阻特性进行了研究,结果表明该器件与常规SOI—LDMOS结构相比在相同漂移区长度下耐压提高了31％．在相同耐压下比导通电阻降低了34．8％．     

VDMOS器件击穿特性研究

本文给出了具有场环和场板的穿通型ＶＤＭＯＳ结构的击穿电压的解析表达式。产通过与在ｎ／ｎ＾＋外延衬底上制造的带有场环的二级管结构的ＶＤＭＯＳ器件的实验结果，进行比较，二者吻合的很好。     

优化电极场畸变间隙开关动作特性的实验研究

对电极经过优化设计的场畸变间隙开关的可控特性和击穿时延进行了较深入的研究。结果表明：当触发电极距下电极的距离为主电极距离的1/4和1/3处时,最低可靠击穿电压只有自击穿电压的55.8%和74.5%。适当下移触发电极可明显增大可控击穿电压范围。开关击穿时延受主间隙电压影响较大,触发电压对开关击穿时延的影响不显著。