SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

动态应力下功率n-LDMOS器件热载流子退化恢复效应

针对功率n-LDMOS器件在动态应力条件下的热载流子退化恢复效应进行了实验和理论研究.电荷泵实验测试和器件专用计算机辅助软件的仿真分析结果表明,在施加不同的动态应力条件下,功率n-LDMOS器件存在2种主要的热载流子退化机理,即鸟嘴区域的热空穴注入和沟道区域的界面态产生,均有明显的退化恢复效应.对功率n-LDMOS器件施加2个连续3 600 s的不同应力,观察每个阶段结束时刻的CP电流曲线,发现该器件在应力变换期间确实发生了热空穴的退陷阱效应.然后,对功率n-LDMOS器件施加3个连续3 600 s的不同应力,观察每个阶段结束时刻的CP电流曲线,发现器件处于关断阶段时,已产生的界面态存在一定程度的复合.     

MOSFET器件热载流子效应SPICE模型

为了预测MOSFET器件在热载流子效应影响下的退化情况,建立了一套描述MOSFET器件热载流子效应的可靠性SPICE模型.首先,改进了BSIM3v3模型中的衬底电流模型,将拟合的精确度提高到95%以上.然后,以Hu模型为主要理论依据,结合BSIM3v3模型中各参数的物理意义及其受热载流子效应影响的物理机理,建立了器件各电学参数在直流应力下的退化模型.最后,依据准静态方法将该模型应用于热载流子交流退化模型中.实验数据显示,直流和交流退化模型的仿真结果与实测结果的均方根误差分别为3.8%和4.5%.该模型能准确反映MOSFET器件应力下电学参数的退化情况,且为包含MOSFET器件的电路的性能退化研究提供了模拟依据.     

基于表面势的碳化硅基VDMOS器件模型

为了满足功率电路及系统设计对碳化硅基垂直双注入金属氧化物半导体晶体管(VDM OS)模型的需求,建立了一套基于表面势计算方法的可描述碳化硅基VDM OS器件电学特性的模型.模型包括静态部分与动态部分.静态部分不仅分别针对沟道区、积累区、寄生结型场效应晶体管(JFET)区及N-外延层建立电流模型,还考虑了界面态对于阈值电压偏移与沟道迁移率的影响.动态部分中引入了界面陷阱对于电容的影响,完善了基于端电荷划分理论的动态模型.结果表明,所提器件模型的输出特性和转移特性的仿真结果与实测结果之间的均方根误差均小于5%,开关特性的仿真结果与实测结果之间的均方根误差小于10%.     

级联型氮化镓HEMT器件UIS可靠性机理

对级联型氮化镓高电子迁移率晶体管(GaN HEMT)在非钳位感性负载开关(US)应力下的可靠性机理进行研究.通过实验分析和软件仿真验证,揭示级联型氮化镓功率器件在单脉冲UIS应力下的耐受机理、失效机理以及在多脉冲UIS应力下的电参数退化机理.在常开型氮化镓晶体管从开态转换到关态的过程中,器件源漏两端的电压增大.通过自配置级联的方式,观察器件内部节点的电压情况,从而分析其失效过程.实验结果表明器件的失效位置出现在低压硅基器件上,利用仿真软件分析得出逆压电效应引起关态漏电的增大,最终导致器件失效.此外,结合测试结果与仿真分析,发现重复UIS应力会引起电子陷阱的产生与积累,从而导致相关电参数的退化.     

考虑场板边缘效应的SOI-pLDMOS表面电场模型及器件优化设计

针对带有栅极场板的绝缘体上硅p型横向双扩散场效应晶体管(SOI-p LDMOS),提出了一种新型表面电场解析模型.相比于传统模型,该模型充分考虑了场板边缘效应对电场分布的影响,验证结果显示新模型能更好地符合Medici数值仿真结果.此外,基于所建立的器件表面电场模型,研究了栅极场板长度(包括多晶硅场板和金属场板)及漂移区掺杂浓度对器件表面电场分布和击穿特性的影响,进而对SOI-p LDMOS进行了优化设计.流片测试表明,所建立的新型表面电场解析模型能够很好地指导器件参数设计,实现了器件耐压和导通电阻的最佳折中.     

高栅压低漏压条件下FG-pLEDMOS的热载流子退化机理

针对FG-pLEDMOS施加高栅压低漏压的热载流子应力会使器件线性区漏电流发生退化,而阈值电压基本保持不变,使用TCAD软件仿真以及电荷泵测试技术对其进行了详细的分析.结果表明:沟道区的热空穴注入到栅氧化层,热空穴并没有被栅氧化层俘获,而是产生了界面态;栅氧化层电荷没有变化,使阈值电压基本不变,而界面态的增加导致线性区漏电流发生退化.电场和碰撞电离率是热空穴产生的主要原因,较长的p型缓冲区可以改善沟道区的电场分布,降低碰撞电离率,从而有效地减弱热载流子退化效应.     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...