PEMFC电堆加速老化测试及性能恢复现象分析

对自制kW级的质子交换膜燃料电池(PEMFC)电堆在车载工况下进行了加速老化测试(ADT).结合极化曲线、交流阻抗谱(EIS)及电压-时间曲线考察了PEMFC的性能变化.通过扫描电镜(SEM)和透射电镜(TEM)对试验前后的膜电极进行非现场表征对比分析,解释PEMFC性能衰退的原因.结果表明:603h车载工况加速老化试验后,电堆最大功率下降21.6%,同时电堆在休整之后存在明显的性能恢复现象;常相位角元件值和法拉第阻抗值在电堆休整后减小,说明催化剂活性有所恢复,电堆内部水热环境在冷机启动后达到较理想状态.     

橡胶与聚氨酯弹性体的界面黏结研究与性能测试

以橡胶和浇注型聚醚聚氨酯弹性体为挠性材料,采用3种不同黏合剂进行黏结实验。研究结果表明,以TDI型聚氨酯MOCA合成的弹性体与橡胶黏结,用Chemlok-250做黏合剂制样,测试界面黏结的性能和效果好。     

信道脉冲响应估计和FPGA仿真

WCDMA是一个成熟的3G网络,其下行链路中的公共导频信道为信道脉冲响应的估计提供了一个有效的方法.使用USRP采集中国联通基站发射的WCDMA信号并进行处理,处理流程可概括为:先对接收信号进行滤波和降采样预处理,接着提出WCDMA小区搜索的快速算法并完成,然后检测USRP晶振的频偏,最后补偿频偏并估计信道的脉冲响应.上述整个过程先用MATLAB进行算法描述,再用FPGA仿真.在仿真过程中,多处引入流水线技术,并综合运用知识产权核复用技术,在32 MHz时钟频率下,FPGA的仿真时间为80.861 ms.仿真结果表明,FPGA能够用较少的硬件资源快速准确地估计信道脉冲响应.     

基于水泵力场效应的水泥混凝土路面现场冲刷试验研究简

针对目前水泥混凝土路面板底脱空处动水压力模拟存在的不足,通过现场试验测定了脱空位置、浸水情况、荷载速度、车辆轴质量、温度差、面板厚度和基层模量等条件下的动水压力大小以及冲刷损失量.结果表明:在交通荷载作用下,第二块板底产生水压力而第一块板底产生抽吸力,致使水流方向与行车方向相反;板角处脱空为最不利脱空位置;随着注水量的增加,动水压力呈线性增长;随着车辆轴质量的增加,动水压力呈指数增大;当后轴重力从38.2kN增加到68.2kN,动水压力增幅约110%;随着行车速度和温度差增加,动水压力呈线性增长;随着面板厚度和基层模量的增加,动水压力分别呈线性递减和乘幂减小.?更多还原     

基于时间Petri网的渗透测试攻击模型研究

针对攻击模型会因为描述的攻击参数不完备,导致实际应用价值降低的问题,提出一种以漏洞为基本粒度,基于时间Petri网的渗透测试攻击模型及构建方法. 该方法对已知漏洞列表构建单漏洞利用模型,通过整合形成渗透测试攻击模型,并提供快速和稳定的漏洞利用方案选择算法,获得相应攻击方案,以及完成一次渗透攻击所需最短时间. 实验结果表明,该模型及算法可以有效地描述攻击时间和攻击稳定性,可实际应用于渗透测试.      

基于实测爆破地震波下的铁路特大桥桥墩动力影响研究

为研究爆破地震波下大跨度桥梁结构的动力学响应问题,以黑岱沟露天矿附近的酸刺沟大桥为背景,对其爆破振动下桥墩进行了振动监测,建立该桥单墩的数值计算模型,应用ANSYS和LS-DYNA软件对桥墩结构自振特性和动力响应进行了数值模拟. 研究结果表明:在输入爆破地震波主频范围为2～5 Hz时,2 Hz爆破地震波对应桥墩响应最明显,地震波峰值振速达到8.71 cm/s时桥墩出现损伤,损伤位置为墩身空心壁偏底部,保证桥墩安全的比例距离为5.79.      

基于技能空间理论的计算机自适应测试组卷策略研究

本文从当前技能测试中存在的问题出发,通过对技能问题解决模型的分析,基于技能空间理论提出了计算机应用技能测评的计算机自适应测试组卷策略.     

全椒县初中生“国家学生体质健康标准测试”抽查复核一致性研究

检验全椒县青少年体质测试的真实性.抽取全椒县三所初中进行体质测试.结果表明:大墅中学初一学生上报体重与复核体重、上报肺活量与复核肺活量、上报左眼视力与复核左眼视力三项测试的相关系数较低,其余指标相关系数均高于0.803;南屏中学初二学生复测结果除视力没有复测外,其余指标相关性均很高;全椒三中复测男生1 000米跑相关系数较低,三所中学大部分体质测试指标上报结果与复测结果一致性很高.     

基于四连杆机构的起落架缓冲器行程测量方法

针对小型飞机起落架缓冲支柱行程测试提出了一种测量方法。利用四连杆机构将位移变量转化为角度变量,通过标定试验得到角位移和行程的对应关系;再将实测得到的角位移代入标定方程,即得到实测的缓冲支柱压缩行程。经验证,该方法可以得到满足精度要求的结果;并已成功应用于某型飞机起落架缓冲支柱压缩行程的实测试验。     

PDH标准的E3次群测试序列发生器的FPGA设计

为了提高PDH标准下E3次群信号通信设备的可靠性及功能的多样性,设计了一种基于FPGA器件的测试序列发生器系统。在整个设计过程中,完成了测试系统各个功能模块的设计与硬件实现,其中主要包括系统控制模块、PRBS生成模块、误码生成模块和HDB3码转换模块。利用Quartus II软件内嵌的Signal Tap II Logic Analyzer对序列发生器进行了实时的测试,结果比较准确,能够完成测试所需的基本工作任务,因此该测试系统的设计具有一定的实用价值。