排序方式: 共有47条查询结果,搜索用时 312 毫秒
21.
针对无线传感网络抵抗内部攻击能力薄弱的特点,提出一种基于依赖度的低功耗安全路由算法RAD(Routing Algo-rithm Based on Dependency),使网络能自主发现内部恶意节点,提高网络安全性,延长网络寿命。算法将依赖度应用于路由过程中,通过依赖度鉴别恶意节点,并设立通信黑名单,确保链路的可靠性。仿真及实验结果表明,算法有较高的检测率和较低的能耗。 相似文献
22.
23.
在分析RFID标签芯片系统架构的基础上,设计了一款适用于超高频射频识别标签芯片的基带控制器,以支持ISO 18000-6 Type C标准协议的RFID标签芯片的设计与实现.该基带控制器从系统架构和关键电路设计两个方面进行低功耗的系统集成优化设计,工作主时钟频率采用1.28 MHz,解码电路的采样时钟频率采用2.56 MHz,并采用TSMC 0.18 μm工艺对面积和功耗进行仿真验证和实现评估.仿真结果标明:该基带控制器符合ISO 18000-6 Type C标准协议,芯片面积0.16 mm2,芯片功耗20.07 μW,能够满足无源射频识别标签芯片的低成本和低功耗的需求. 相似文献
24.
罗罹 《安徽大学学报(自然科学版)》2005,29(3):21-24
阐述了如何运用门控时钟来进行CMOS电路的低功耗设计。分析了门控时钟的实现方式,如何借助EDA工具在设计中使用门控时钟,并且附有部分脚本程序,以一个watchdogtimer模块为例,给出了相关的功耗分析报告和优化结果。这样,可以借助EDA工具的帮助,在综合时插入门控时钟,较大幅度地降低功耗,同时附带减小面积,为使用门控时钟进行低功耗设计者提供有益的参考。 相似文献
25.
26.
利用C8051F040单片机设计数据采集模块,设计一款便携式、低功耗、具有QRS波群分析功能的心电分析仪.将基于μC/OS-Ⅱ的QRS波群检测算法植入ARM微处理器,该算法的CPU使用率仅为1%,再通过对ARM微处理器电源的控制,达到了降低系统功耗、实时性分析的目的. 相似文献
27.
炮口感应装定引信电路低功耗设计 总被引:1,自引:0,他引:1
在分析炮口感应装定电子时间引信工作原理的基础上,结合炮口感应装定引信电路的工作特点,应用单片机对引信电路进行低功耗设计.采用低压供电、间断供电、独立高低频时钟在线切换,以及软件设计技术等方法来降低引信电路的总功耗.根据引信电路各模块的工作电流、电压及工作时间,估算整个系统的总功耗.结果证明该文方法满足引信电路的功耗设计要求. 相似文献
28.
高性能低功耗32位浮点RISC微处理器的研究 总被引:1,自引:2,他引:1
提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径. 相似文献
29.
针对记录缓冲低功耗cache过滤大部分无效访问、降低功耗的同时无法降低静态功耗的问题,在记录缓冲基础上提出一种改进方案.设计了针对指令存储单元的状态控制电路,在相应的控制逻辑的驱动下自动将不常用的指令存储单元设置为休眠状态,从而有效节省cache的静态功耗.为验证方案的有效性,采用10个SPEC2000标准测试程序进行仿真,并与传统缓冲cache在功耗、性能及面积上进行比较.结果表明该方案在牺牲少量性能和面积的基础上可有效节省指令cache的静态和动态功耗. 相似文献
30.
一种双采样38-μ W92-dB8-kHz带宽ΣΔ调制器 总被引:1,自引:1,他引:0
提出了一种应用于助听器的单环3阶开关电容ΣΔ调制器,采用双采样技术通过提高过采样率来改善调制器的性能,详细分析了双采样中电容失配的影响.为进一步降低功耗,OTA采用了class-AB结构,并对后级的运放进行了缩放.采用栅压自举技术消除了低压下CMOS开关的开通电阻由于栅源电压变化而引起的非线性问题.整个调制器过采样率128.后仿结果表明,在SMIC 0.13μm CMOS MIX Signal工艺下,输入信号为2 kHz时该调制器在8 kHz信号带宽内,达到了92 dB的信噪失真比.在1 V电源电压下功耗仅为38μW.核心版图面积为0.25 mm2. 相似文献