一种高速低功耗内容寻址存储器的设计

提出了一种适用于TLB的低功耗内容寻址存储器电路,该电路用两级比较的方法实现TLB的查找功能．由功耗模型的分析得到低功耗CAM的最优设计参数,通过减小电压摆幅的办法进一步降低功耗．电路在0．18／μm 1P6M标准CMOS工艺上实现,仿真结果表明64路TLB的最大比较延迟为0．983ns,功耗为4．59μW／bit．     

微型低功耗数据记录仪设计

为了在电池供电且安装空间狭小的使用条件下，实现对测量数据的大容量存储，设计研制了一款微型低功耗数据记录仪．该记录仪以定点DSP（digitalsignalprocessor）TMS320VC5509A为核心，具备信号放大、程控滤波、数据采集和存储功能．该记录仪以不到8cm。的小尺寸，实现了最高800kSPS的数据采样及存储，且整体功耗小于800mW．数据存储介质采用普通SDHC卡，存储格式为FAT32，读出方式为USB口，且支持2．0协议．测试结果表明，该系统可以长时间稳定工作于黑匣子记录模式．     

低功率输入双耦合器光纤谐振环非线性研究

对双耦合器光纤谐振环进行了理论计算和实验研究。理论计算的结果表明,当谐振环的输入光功率线性增大时,其输出光功率具有非线性的特征。实验结果验证了前面的理论计算。实验中采用的是普通商用光通信系统光源和普通的单模光纤,且在谐振环中未加偏振控制。实验结果显示,注入很低的功率,在它线性增加时,谐振环的输出功率显示出明显的非线性,并且其输出信号的变化规律与输入较大功率情况下的理论计算结果完全一致。     

一种用于助听器的1-V 110-μW 105.5-dB 20-kHz CT-ΣΔ调制器

设计了一种应用于助听器的4阶连续时间单环单比特量化ΣΔ调制器.采用有源RC积分器实现连续时间前馈环路滤波.通过采用2级AB类放大器同时实现了低电压下积分器的低功耗和大电压输出摆幅.提出了用固定延时锁存比较结果的方法,消除了由量化器的信号相关延时带来的负面影响.调制器采用中芯国际0.13μm工艺,通过仿真显示,在20kHz信号带宽和128倍过采样率条件下,调制器的信号噪声失真比可以达到105.5dB.在1V电源电压下,调制器功耗仅为110μW.     

应用于全数字锁相环的动态器件匹配与低功耗鉴相技术

提出了应用于全数字锁相环的改进的动态器件匹配技术和低功耗鉴相技术.利用低功耗鉴相技术简化了传统的全数字锁相环的鉴相原理,发明出一种新型的数字鉴相器,降低了数字电路实现的复杂性,降低了功耗;同时,本文所述的应用于全数字锁相环的动态器件匹配技术,降低了电容的工艺偏差对锁相环输出调谐曲线的不利影响,优化了锁相环的性能.该全数字锁相环采用TSMC 0.13μm CMOS工艺进行设计,仿真结果表明,本文所述的低功耗鉴相器功能正确,可使全数字锁相环正确地锁定在2.4～5.2GHz,本文所述的基于改进算法的芯片中鉴相器部分具有传统架构鉴相器53.2%的功耗与66.5%的芯片面积.测试结果表明,动态器件匹配技术使振荡器的输出调谐曲线(本文指输出频率与DCO调制字码值的曲线关系)更加接近理想情况.     

检索式数字水位数据采集系统的低功耗途径探讨

低功耗的水位数据采集系统是独立水文测站能否实际应字水位数据采集系统节能降耗出发,分析了影响系统功耗的各种因素,提出了将电源管理、低工作电压、芯片和器件的选择、电路板紧凑布线、微处理器时钟及工作方式的管理等措施应用于检索式数字水位数据采集系统物理层、软件层的低功耗设计中.测试表明,设计后的系统工作稳定,功耗更低,更适用于电池供电,长时间无人看守的场合.     

一种低功耗时钟芯片的设计

讨论了一种低功耗时钟芯片的设计，从CMOS电路功耗产生原因入手，在振荡分频电路中减小电路工作电压，在时序电路中采用门控技术，达到降低功耗的目的，经流片后测试表明该芯片工作电流0．17mA，满足低功耗要求。     

超细SnO_2粉体应用于低温气敏材料及其机理探讨(Ⅰ)——不同吸附物种的作用和超细元件的氧溢流模型

将溶胶—凝胶—超临界流体干燥法所制超细ＳｎＯ２粉体应用于气敏材料，可以得到具有较大应用前景的低功耗气敏元件．本工作通过吸附性能和气敏效应的关联，特别是不同吸附物种对ＣＯ气体检测的作用研究，结合溢流现象，提出了超细元件的Ｐｄ－氧溢流模型，解释了超细粉体降低元件工作温度的原因     

静电放电对高频小功率硅晶体管的双重作用

为了深入研究静电放电对双极晶体管的作用效应是否发生改变,对目前广泛使用的高频小功率硅双极晶体管的静电放电失效进行了实验分析.采用相应的静电放电模拟器,进行不同电压的静电放电注入实验再配合加速寿命实验,一方面验证了低于失效阈值的静电放电注入可能在该类晶体管内部造成潜在性失效,另一方面发现静电放电的注入也可能类似退火,对部分该类晶体管起到了训练加固的作用.     

单器件时钟负载限制竞争RAM锁存器设计

提出一种新型RAM锁存器, 通过引入并行充电支路, 可避免开关电流和充电速度之间的矛盾。与传统结构相比, 新结构不仅能提高充电速度, 而且能降低短路功耗。 此外, 新结构中时钟负载只有一个MOS管, 能有效降低时钟功耗。 Hspice仿真结果表明, 新的RAM n-锁存器和p-锁存器速度分别提高12.8%和25.5%, 功耗延迟积分别降低19.8%和26.9%。