基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.     

新型卷积码编码器结构与性能分析

综合了LDPC和卷积码的特征,给出了一种卷积码编码器结构的改进方法. 利用此方法可构造稀疏卷积码,进一步基于卷积码编码结构可实现高性能译码. 设计了基于MIMO系统平台的时变新型卷积码结构,并进行仿真分析. 结果表明,应用本文提出的卷积码编码器误码率在10-4时比传统卷积码编码器有2 dB的编码增益提高;同时提出的编码器结构还可实现传统卷积码无法实现的长约束并行编码,具有实现简单、译码延时小的优势.      

基于无标度网络的LDPC码的构造

基于无标度网络的幂律分布特性来优化不规则低密度奇偶校验(LDPC)码的变量节点和校验节点度的分布,使其具有最短的迭代译码长度。根据节点度的分布,采用渐进添边算法和短环删除算法设计出无四环的新LDPC校验矩阵。利用Matlab对所构造的SF-LDPC码进行仿真分析。结果表明,在保证误码率性能的前提下,SF-LDPC码的平均译码长度和运算复杂度得以降低。     

并行进程快速定界搜索方法及应用

以如何实现高维情形ＳＭ（ｄ）阵列编码为背景，给出一种并行进程快速定界搜索（ＦＢＳＰ）方法，分别用来实现ｄ＝ １和ｄ＝ ２两种不同类型的ＳＭ 阵列编码。介绍了ＦＢＳＰ方法的模型、理论依据、具体应用实例和实现过程。     

环Z4上线性码的广义RT重量

给出了Z4线性码上广义RT重量的概念.确定了Z4线性码的广义RT重量谱的值,获得了Z4线性码关于广义RT重量的基本性质.     

并元码的若干性质

采用Ｗａｌｓｈ谱技术对并元码进行研究，得到了有关并元码谱特性的一些结果，应用这些谱特性容易得到二元并元码的重量分布。     

细胞核密码表进化树的重建

提出距离幅定义规则,重建了标准表与各个细胞核非标准密码表的进化树,说明密码反常不是随机的,现存的非标准密码表都在标准表进化的路径上,密码进化总是倾向于无意义密码子减少的方向.     

利用非交错矩阵构造带仲裁的认证码

设Fq是q元特征为2的有限域，q是素数的幂．令信源集S为Fq上所有的n×n非交错矩阵的合同标准型，编码规则集ET和解码规则集ER为Fq上所有的n×n非奇异矩阵，信息集为Fq上所有的n×n奇异的非交错矩阵，构造映射f：s×ET｜→M g：M×ER→S∪（欺诈）（Sr,P）｜→PS,P^t, （A,X）｜→{Sr,如果XKAKX^T=Sr,秩A=r 欺诈， 其他 其中K=（^In-1 0 0 0 ）.证明了该六元组（S，ET，ER，M；f，g）是一个带仲裁的Cartesian认证码，并计算了该认证码的参数．进而，当收方与发方的编码规则按照等概率均匀分布选取时，计算出该码敌方模仿攻击成功的概率P1，敌方替换攻击成功的概率Ps，发方模仿攻击成功的概率PT，收方模仿攻击成功的概率PR0，收方替换攻击成功的概率PR1．     

关于期刊条码编码问题的思考

针对目前期刊条码编号使用错误较多的情况,分析期刊编码的计算方法及存在的问题,提出期刊条码的修改建议及可行性分析,以规范期刊条码的使用。     

有限域上2-生成元拟扭转码的构造

利用有限域上的一类常重负循环码得到有限域F3上一些最优以及次最优的2-生成元拟扭转码。