基于有限域的LDPC卷积码构造算法

采用有限域方法研究获得具有快速编码特性的规则、时不变LDPC（Low-Density Parity-Check,低密度奇偶校验）卷积码的构造算法. 首先给出基于有限域GF(q)所构造的准循环(QC)LDPC码的基矩阵结构特性;然后提供了一种新的代数构造及其对应的修正的矩阵结构;最后,根据QC与LDPC卷积码之间的环同构关系,获得了具有快速编码特性的LDPC卷积码的多项式矩阵结构. 代数构造方法简化了整个构造过程. 而LDPC卷积码的快速编码特性减小了编码复杂度,简化了编码器结构. 用基于置信传播(BP)的译码算法在加性高斯白噪声(AWGN)信道上获得的仿真结果表明,与其他结构化LDPC卷积码相比,文中所构造的码具有更好的性能.     

基于AWGN多次迭代的Turbo码与卷积码性能比较

分析了卷积码及由其发展出的Turbo码的编码原理,给出了这2种编码方法的结构特征和最大后验概率(MAP)的译码算法;分别对卷积码和Turbo码进行仿真,得到在码长1024尽可能多的迭代次数情况下的Turbo码误码率(BER)曲线和采用维特比译码方法的卷积码误码率曲线.通过比较2种编码方法的仿真结果验证了Turbo码编码和译码系统的性能比传统的卷积码系统性能优异的结论,提出并描述了尽可能多次迭代的Turbo码对卷积码在性能上的具体优势.     

基于DSP的卷积码通信性能研究

从卷积码的编译码原理出发,探讨了不同进制、不同码率下的编码结构。基于数字信号处理器平台,模拟搭建了卷积码的通信系统。引入扰码率的概念,从幸存路径、编码标志数、进制等不同侧面评估了卷积码的性能。结果显示,幸存路径越大,译码性能越好,但是却需要以译码复杂度为代价;编码标志数越大,抗噪性能越优,却需要以牺牲数据率为代价;而高进制编码不啻为改善性能和提高数据率的有效方法之一。该实验结果为DSP在无线通信中的应用提供了参考。     

基于CCSDS标准的串行级联卷积码高速并行译码方法

针对CCSDS标准中串行级联卷积码（SCCC）的自适应编码调制方式的定义,分析比较了Log-MAP算法和基于乘性修正的Max-Log-MAP算法的译码性能和实现复杂度;提出了一种可支持多种编码方式的通用、低复杂度、高编码增益的并行译码方法.基于FPGA硬件平台进行原理验证,实现了一个可同时支持8种编码方式的高速并行、高吞吐量、低时延的SCCC译码器,译码器最高吞吐量可达300 Mbit/s.      

Punctured(2,1,N)系列卷积码的编码及其Viterbi译码的软件实现

给出了由（2，1，N）系列卷积码作为母码产生的punctured卷积码的编码及其Viterbi译码的软件实现方法，从而为各种不同码率的卷积码的编、译码给出了一种通用的实现方法，并且为多级编码分量码的设计提供了条件。     

用MSP430实现(2,1,4)卷积码编码及Viterbi译码

介绍了一种利用TI公司的超低功耗单片机MSP430实现由(2,1,4)卷积码生成的最佳增信删余码(Punctured Codes)的编码与其Viterbi译码的技术.首先简要介绍了由(2,1,4)卷积码生成的最佳增信删余码的编码原理与解码方法,其本质上是为了降低码率和冗余信息而牺牲码的性能的一种做法.译码采用了Viterbi算法.本文的目标是尽量用较快的速度、较少的硬件资源达到用单片机来实现卷积码的编码与Viterbi译码.在本文中详细介绍他们的实现方法.     

(2,1)卷积码纠错能力的探讨

卷积码既能纠正随机差错也能纠正一定的突发差错。在《移动通信》课的教学中,为便于理解卷积码的编码和纠错原理,举例说明了一种约束长度k=2的(2,1)卷积码的编码器和解码器,教材指出这种卷积码能自动纠正连续4个比特范围内的一个差错。本文针对这种卷积码的解码器结构,通过具体的译码过程分析,指出其不能自动纠正连续4个比特范围内任意位置上的一个差错。     

一种基于分支度量标准的新卷积码译码算法

提出了一种新的门限可调的序列译码算法和一种新的遍历译码树图的方法.取代了传统序列译码算法的路径度量,该算法使用基于最大似然准则的分支度量.算法引入了2个新参数:跳回距离和来回距离.该算法的性能与其他序列译码算法和Viterbi算法相比,适合于长约束长度卷积码译码.结果表明,该算法是一种很好的可以用来对卷积码译码的方法,其译码速度快,并且具有良好的误码率(BER)性能.     

用MSP430实现（2，1，4）卷积码编码及Viterbi译码

介绍了一种利用TI公司的超低功耗单片机MSP430实现由（2，1，4）卷积码生成的最佳增信删余码（Punctured Codes）的编码与其Viterbi译码的技术。首先简要介绍了由（2，1，4）卷积码生成的最佳增信删余码的编码原理与解码方法，其本质上是为了降低码率和冗余信息而牺牲码的性能的一种做法。译码采用了Viterbi算法。本文的目标是尽量用较快的速度、较少的硬件资源达到用单片机来实现卷积码的编码与Viterbi译码。在本文中详细介绍他们的实现方法。     

神经网络能量函数在卷积码译码算法中的应用

文章分析了神经网络在信道编码领域的应用 .利用神经网络的退火算法 ,建立了新的基于 Hopfield神经网络的能量函数 ,借助卷积码的栅格 ( Trellis)图和新的能量函数提出了一种卷积码译码算法 ,仿真结果显示新的译码算法和最大似然 ( ML)译码算法的性能相似 ,该译码方案复杂度降低 ,易于软件实现     

基于卷积码、LDPC码、Turbo码的BICM—ID性能的研究

比特交织编码调制迭代译码（BICM—ID）是一种编码、调制和迭代译码相结合的技术,主要应用于无线通信中的信道编译码．BICM—ID在结构设计上加入了比特交织器和软输入软输出（SISO）译码器,结合迭代译码,最终实现次优译码．不同的编码方法在BICM—ID系统中也有着很大的性能差异,针对几种常见纠错编码方法——卷积码、Turbo码、LDPC码,在BICM—ID系统下的误码率性能进行比较．仿真得到系统在AWGN信道和Rayleigh衰落信道下的误码率曲线,表明不同纠错编码的BICM-ID系统性能与理论分析相一致．     

低密度奇偶校验码迭代译码算法的误码平台特性

为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。     

低密度奇偶校验码迭代译码算法的误码平台特性

为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。     

基于稀疏序列LDPC的多层码的迭代译码

提出一种稀疏二进制序列构造的LDPC码作为分量码,译码采用串行迭代的多层码方案.每次串行迭代译码逐层进行,低层向高层传递译码软信息.采用该方案分别对8PSK和16QAM调制的多层码进行串行迭代译码和并行迭代译码的性能仿真.仿真结果表明:该方案的编码复杂度较低,相比于并行迭代译码,串行迭代译码简化了译码结构,且2种迭代译码算法复杂度相同;在AWGN信道和平坦瑞利衰落信道中,串行迭代译码的误比特性能优于并行迭代译码.     

LDPC码在OFDM通信系统中的应用与仿真

介绍了正交频分复用(OFDM)基带传输系统及其模型,概述了LDPC的编译码方法,研究了其在OFDM系统中的性能,并与卷积码进行了比较.仿真表明,LDPC码在OFDM基带传输系统中具有更好的纠错能力.     

Application of the Henon Chaotic Model on to the Design of Low Density Parity Check Codes

A new method to design parity-check matrix based on Henon chaos model is presented. The designed parity-check matrix is with rather random behavior. Simulation results show that the proposed method makes an improvement in bit error rate （BER） performance by 0.4 dB compared with that of Luby for AWGN channel. The proposed method decreases the complexity of decoding significantly, and improves the error correcting performance of LDPC codes. It has been shown that Henon chaotic model is a powerful tool for construction of good LDPC codes, which make it possible to apply the LDPC code in real communication systems.     

基于QR码的广义LDPC码的设计与译码算法的研究

广义低密度奇偶校验(generalized low-density parity-check,GLDPC)码可以降低原始低密度奇偶校验(low-density parity-check,LDPC)码的错误平层,但传统GLDPC码的构造方法会造成码率损失较大.鉴于此,采用平方剩余(quadratic residue,QR)码作为分量码,提出一种新颖的GLDPC码构造方法,并设计相应的译码算法.统计给定码字的陷阱集,并利用陷阱集挑选变量节点作为QR码的信息位;把QR码变量节点的校验位补全在原始LDPC码后,从而构造一种GLDPC码,设计出一种适合GLDPC码的两阶段译码算法.仿真结果表明,这种GLDPC码构造方法码率损失比较小,在BER为1×10-9时,GLDPC码与原始LDPC码相比,得到了约0.3 dB的增益.     

基于(17,9)平方剩余码的广义LDPC码构造及性能研究

低密度奇偶校验(low-density parity check, LDPC)码的校验节点通常采用单奇偶校验(single parity check, SPC)码,然而当采用一种具有更强纠错能力分量码替换LDPC码中的SPC码时可以构造出一种性能更好的广义LDPC(generalized LDPC, GLDPC)码。鉴于此,采用一个(17,9)平方剩余(quadratic residue, QR)码作为分量码来替换LDPC中的SPC码构造出了一种基于QR码的GLDPC码。通过研究GLDPC码和QR码的构造以及GLDPC码的译码算法,提出了一种基于(17,9) QR码的GLDPC码构造方法,研究了该GLDPC码的性能,并对该GLDPC码与传统的LDPC码、同码率不同码长的GLDPC码以及同码长不同码率的GLDPC码进行了性能仿真。仿真结果表明,基于(17,9)QR码的GLDPC码相比同码率下的LDPC码,在错误比特率和译码收敛速度上都取得了更优异的表现。     

基于IEEE 802.16e标准中低密度校验码的码率适配设计

针对宽带无线接入标准IEEE 802.16e,提出了实用的、低复杂度的码率适配（RC）低密度校验（LDPC）码构造方案.依据标准中LDPC码校验矩阵和参数集合,采用校验位删除和校验矩阵扩展两种算法来实现码率0.1-0.9范围内动态变化的RC LDPC码,比较、分析用两种方法构造不同码率时的译码性能.仿真结果表明,校验矩阵扩展方法适用的码率动态范围明显大于校验位删除;扩展方案基本满足系统业务对码率的需求,具有良好的译码性能和较低的实现复杂度,适用于IEEE 802.16e标准中的混合ARQ等链路自适应技术.