基于QR码和SPC码的双广义LDPC码构造及性能研究

为了降低低密度奇偶校验(low-density parity check,LDPC)码的错误平层,使其满足移动高清视频传输的极低误比特率(bit error rate,BER)要求,构造了一种基于平方剩余(quadratic residue,QR)码和单奇偶校验(single parity check,SPC)码的双广义LDPC(doubly-generalized LDPC,D-GLDPC)码。所构造的D-GLDPC码克服了有限码长的LDPC码性能不佳的问题以及广义LDPC(generalized LDPC,GLDPC)码的码率损失问题。基于QR码构造了准循环低密度奇偶校验(quasi cyclic LDPC,QC-LDPC)码,以QR码和SPC码作为分量码来构造D-GLDPC码,采用后验概率(a posteriori probability,APP)译码算法简化D-GLDPC码的译码。仿真结果表明,D-GLDPC码相比同码长同码率的LDPC码,在错误比特率和译码收敛速度上有明显的性能提升。     

基于QR码的广义LDPC码的设计与译码算法的研究

广义低密度奇偶校验(generalized low-density parity-check,GLDPC)码可以降低原始低密度奇偶校验(low-density parity-check,LDPC)码的错误平层,但传统GLDPC码的构造方法会造成码率损失较大.鉴于此,采用平方剩余(quadratic residue,QR)码作为分量码,提出一种新颖的GLDPC码构造方法,并设计相应的译码算法.统计给定码字的陷阱集,并利用陷阱集挑选变量节点作为QR码的信息位;把QR码变量节点的校验位补全在原始LDPC码后,从而构造一种GLDPC码,设计出一种适合GLDPC码的两阶段译码算法.仿真结果表明,这种GLDPC码构造方法码率损失比较小,在BER为1×10-9时,GLDPC码与原始LDPC码相比,得到了约0.3 dB的增益.     

LDPC-SPC乘积码

提出了一种LDPC-SPC乘积码。该乘积码以低密度奇偶校验（low density parity check,LDPC）码为水平码,单奇偶校验（single parity check,SPC）码为垂直码。给出了LDPC-SPC乘积码的硬判决译码算法和软判决译码算法。利用这些译码算法,LDPC-SPC乘积码能够在不同的LDPC码字之间交换比特置信度信息,完成译码。仿真结果表明,以长度8064 bit,码率1/2的LDPC码为基础构造的LDPC-SPC乘积码,能够有效地降低该LDPC码的误码平层,并且在误码率为10-7时,乘积码取得了超过LDPC码0.3 dB的性能优势。     

基于QR码构造的广义LDPC码

在低密度奇偶校验(low density parity check, LDPC)码的图形表示中,存在着一种陷阱集结构,其对性能的影响表现在,陷阱集中变量节点所对应的比特在迭代过程中如果发生错误,就不容易被纠正回来。因此,结合平方剩余(quadratic residue, QR)码来设计一种新颖的广义LDPC码的编译码方案。该方案利用QR码这一性能优良的码型,为LDPC码的某些变量节点提供额外的保护,在损失少许码率的情况下,以期消除某些陷阱集的影响,并获得比原始LDPC码更好的性能。在仿真模拟中,通过统计原始LDPC码的错误比特位置,发现某些比特位置的出错频率较高,为此,从陷阱集的角度分析了其中的原因,并根据这些变量节点,构造广义LDPC码。仿真结果表明,该方案能够有效地降低某些LDPC码的错误平层。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验 (quasicyclic low density parity check, QCLDPC) 码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9 216、码率为1/2的准循环LDPC码译码器。FPGA（field programmable gate array）实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

准循环LDPC码低存储量译码器设计与实现

研究了准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码及最小和译码算法,设计了合理的非均匀量化译码方案。充分利用准循环LDPC码校验矩阵的准循环结构特点,设计了一种低存储量准循环LDPC码的译码结构,详细描述各部分组成及功能。基于最小和译码算法及非均匀量化方案,给出了纠错性能的模拟测试结果。按照该译码结构在Xilinx公司的XC3S2000器件上实现了码长为9216、码率为1/2的准循环LDPC码译码器。FPGA(field programmable gate array)实现结果表明,与传统译码结构相比,该译码结构可节省约30%的存储空间,在性能与实现复杂度间取得了较好的平衡。     

基于矩阵分解的有限几何LDPC码的研究

随机构造的LDPC（low density parity check codes）码长的增加,所需存储空间过大,编码复杂度过高.针对该问题,研究了具有代数结构的有限几何LDPC码.基于有限域几何空间的点和线来构造校验矩阵,并通过矩阵行列分解得到不同码率、码长的非规则QC-LDPC码.该类LDPC码是准循环码,其编码复杂度与码长成线性关系,对应的Tanner图没有4环存在.仿真结果表明：MSK调制、AWGN信道条件下,该类码与类似参数的随机码相比较,当信道误码率为10-6时,译码增益约为0.05～0.15dB.     

QC-eIRA码的构造及其变码率编码器FPGA实现

针对非规则重复累积码(extended irregular repeat-accumulate, eIRA)校验矩阵中H_1矩阵的随机性,提出采用有限域构造H_1矩阵的方法,并构造出了几种高码率码型。新构造码型既保留了eIRA码特殊的结构,同时又具有准循环LDPC码(quasi-cyclic low density parity check codes, QC-LDPC)的特点。仿真结果表明,当码长达到8175时,新构造码型的性能明显优于QC-LDPC码,在中长码长时表现出较好的性能。基于新码型结构特点,设计通过读写随机存储器(random-access memory,RAM)实现校验位计算的编码器硬件架构,采用Verilog HDL在Virtex 4 xc4vlx60芯片上实现了编码器,结果显示,相比于基于移位累加器组的传统QC-LDPC码,新的编码架构占用的硬件资源大幅降低,且更利于灵活实现变码率编码。     

基于模数哥隆尺的新颖eALT-QC-LDPC码构造方法

基于模数哥隆尺,提出一种扩展近似下三角阵结构的准循环低密度奇偶校验（extending approximate lower triangular structure-quasi cyclic-low density parity check,eALT-QC-LDPC）码新颖构造方法,该方法无需计算机搜索即可完全消除长度为4,6,8的短环,通过设置不同的参数即可构造出多种码型。所提出的构造方法在确保线性编码复杂度前提下,大大改善了码字性能。仿真结果表明,所构造的码率0.66的eALT-QC-LDPC（5 913,3 952）码,码率0.63的eALT-QC-LDPC（3 648,2 289）,码率0.5的eALT-QC-LDPC（1 116,565）以及eALT-QC-LDPC（684,349）码的纠错性能比同码率码长度分布的渐进边增长（progress edge growth,PEG）码和围长至少为8的同码率码长的QC-LDPC码都得到了一定程度的改善。其中码率为0.5的eALT-QC-LDPC码与IS-GPS-800协议中随机构造的LDPC码误码率性能比较接近,但所构造的新eALT-QC-LDPC码编译码易实现,极大地降低了存储空间,对导航系统信道编码方案具有重要的参考价值。     

短LDPC码和RS码基于BP算法的性能比较

LDPC码和RS码是目前2种较为常见的纠错编码,在深空通信方面有着广泛的应用.在相同码长和码率的情况下,对短LDPC码和RS码2种线性分组码在AWGN信道下进行了基于BP算法的性能比较.短LDPC码使用LLR-BP算法,RS码使用自适应置信度传播(ABP)算法.仿真结果表明,基于相同条件下,短LDPC码比较RS码表现出优越的译码性能.     

Generalized Low-Density Parity-Check Coding Scheme with Partial-Band Jamming

In this study, a class of Generalized Low-Density Parity-Check （GLDPC） codes is designed for data transmission over a Partial-Band Jamming （PBJ） environment. The GLDPC codes are constructed by replacing parity-check code constraints with those of nonsystematic Bose-Chaudhuri-Hocquenghem （BCH）, referred to as Low-Density Parity-Check （LDPC）-BCH codes. The rate of an LDPC-BCH code is adjusted by selecting the transmission length of the nonsystematic BCH code, and a low-complexity decoding algorithm based on message- passing is presented that employs A Posteriori Probability （APP） fast BCH transform for decoding the BCH check nodes at each decoding iteration. Simulation results show that the LDPC-BCH codes with a code rate of 1/8.5 have a bit error rate performance of 1 x10-8 at signal-noise-ratios of -6.97 dB, -4.63 dB, and 2.48 dB when the fractions of the band jammed are 30%, 50%, and 70%, respectively.     

新型卷积码编码器结构与性能分析

综合了LDPC和卷积码的特征,给出了一种卷积码编码器结构的改进方法. 利用此方法可构造稀疏卷积码,进一步基于卷积码编码结构可实现高性能译码. 设计了基于MIMO系统平台的时变新型卷积码结构,并进行仿真分析. 结果表明,应用本文提出的卷积码编码器误码率在10-4时比传统卷积码编码器有2 dB的编码增益提高;同时提出的编码器结构还可实现传统卷积码无法实现的长约束并行编码,具有实现简单、译码延时小的优势.      

Polar码在图像传输中的性能研究

文中研究Polar码在图像传输系统中的应用,讨论Polar码的译码迭代次数、码长、码率等因素对恢复图像的影响,并与等同条件下的低密度奇偶校验码（Iow Density Parity Check Code,LDPC）在图像传输中的性能进行比较.数值仿真表明：随着Polar码译码迭代次数增加、码长增长和码率减小,图像传输的误块率（Block Error Rate,BER）减小,峰值信噪比（Peak Signal to Noise Ratio,PSNR）增大.同时在码长为2 048,码率为0.5时,Polar码在图像传输中的性能比LDPC码的性能有明显地提高,在输入信噪比为3 dB时,Polar码的误块率有102增强,PSNR值有4倍的提高.     

基于无标度网络的LDPC码的构造

基于无标度网络的幂律分布特性来优化不规则低密度奇偶校验(LDPC)码的变量节点和校验节点度的分布,使其具有最短的迭代译码长度。根据节点度的分布,采用渐进添边算法和短环删除算法设计出无四环的新LDPC校验矩阵。利用Matlab对所构造的SF-LDPC码进行仿真分析。结果表明,在保证误码率性能的前提下,SF-LDPC码的平均译码长度和运算复杂度得以降低。     

几种LDPC码在无线光通信系统中的性能比较

为了提高无线光通信系统的性能,文章研究了几种低密度校验码（LDPC）在无线光通信系统中的运用．MATLAB仿真结果表明,LDPC码能对弱湍流信道起到一定的抑制作用从而提高了通信系统的可靠性．构造这几种码时,在都未对其进行优化的J睛况下,弱湍流信道下的准循环LDPC（QC_LDPC）码的误码性能略差于Mackay随机LDCP码,优于π-旋转LDPC码,但QC_LDPC码和π-旋转LDPC码编码简单易于硬件实现,实用性更强．