基于QR码和SPC码的双广义LDPC码构造及性能研究

为了降低低密度奇偶校验(low-density parity check,LDPC)码的错误平层,使其满足移动高清视频传输的极低误比特率(bit error rate,BER)要求,构造了一种基于平方剩余(quadratic residue,QR)码和单奇偶校验(single parity check,SPC)码的双广义LDPC(doubly-generalized LDPC,D-GLDPC)码。所构造的D-GLDPC码克服了有限码长的LDPC码性能不佳的问题以及广义LDPC(generalized LDPC,GLDPC)码的码率损失问题。基于QR码构造了准循环低密度奇偶校验(quasi cyclic LDPC,QC-LDPC)码,以QR码和SPC码作为分量码来构造D-GLDPC码,采用后验概率(a posteriori probability,APP)译码算法简化D-GLDPC码的译码。仿真结果表明,D-GLDPC码相比同码长同码率的LDPC码,在错误比特率和译码收敛速度上有明显的性能提升。     

基于QR码构造的广义LDPC码

在低密度奇偶校验(low density parity check, LDPC)码的图形表示中,存在着一种陷阱集结构,其对性能的影响表现在,陷阱集中变量节点所对应的比特在迭代过程中如果发生错误,就不容易被纠正回来。因此,结合平方剩余(quadratic residue, QR)码来设计一种新颖的广义LDPC码的编译码方案。该方案利用QR码这一性能优良的码型,为LDPC码的某些变量节点提供额外的保护,在损失少许码率的情况下,以期消除某些陷阱集的影响,并获得比原始LDPC码更好的性能。在仿真模拟中,通过统计原始LDPC码的错误比特位置,发现某些比特位置的出错频率较高,为此,从陷阱集的角度分析了其中的原因,并根据这些变量节点,构造广义LDPC码。仿真结果表明,该方案能够有效地降低某些LDPC码的错误平层。     

基于(17,9)平方剩余码的广义LDPC码构造及性能研究

低密度奇偶校验(low-density parity check, LDPC)码的校验节点通常采用单奇偶校验(single parity check, SPC)码,然而当采用一种具有更强纠错能力分量码替换LDPC码中的SPC码时可以构造出一种性能更好的广义LDPC(generalized LDPC, GLDPC)码。鉴于此,采用一个(17,9)平方剩余(quadratic residue, QR)码作为分量码来替换LDPC中的SPC码构造出了一种基于QR码的GLDPC码。通过研究GLDPC码和QR码的构造以及GLDPC码的译码算法,提出了一种基于(17,9) QR码的GLDPC码构造方法,研究了该GLDPC码的性能,并对该GLDPC码与传统的LDPC码、同码率不同码长的GLDPC码以及同码长不同码率的GLDPC码进行了性能仿真。仿真结果表明,基于(17,9)QR码的GLDPC码相比同码率下的LDPC码,在错误比特率和译码收敛速度上都取得了更优异的表现。     

准循环LDPC码快速编译码算法及DSP实现

为了降低准循环低密度奇偶校验QC-LDPC(quasi-cyclic low-density parity-check)码编译码算法的复杂度,研究了QC-LDPC码的构造方法.介绍了一种由校验矩阵构造系统生成矩阵的简化方法,该方法可以在很大程度上降低编码复杂度,实现线性编码.基于上述校验矩阵结构,译码提出了Turbo串行消息传递的最小和译码算法(TMS算法).在保持性能基本不变的情况下,改善消息传递的收敛特性,同时降低译码复杂度.基于定点DSP结构,设计了一种高效LDPC码编译码器.仿真结果表明,该算法以较低的复杂度实现了QC-LDPC码的快速编译码.     

LDPC-SPC乘积码

提出了一种LDPC-SPC乘积码。该乘积码以低密度奇偶校验（low density parity check,LDPC）码为水平码,单奇偶校验（single parity check,SPC）码为垂直码。给出了LDPC-SPC乘积码的硬判决译码算法和软判决译码算法。利用这些译码算法,LDPC-SPC乘积码能够在不同的LDPC码字之间交换比特置信度信息,完成译码。仿真结果表明,以长度8064 bit,码率1/2的LDPC码为基础构造的LDPC-SPC乘积码,能够有效地降低该LDPC码的误码平层,并且在误码率为10-7时,乘积码取得了超过LDPC码0.3 dB的性能优势。     

多参数可调的低密度奇偶校验码编译码系统

低密度奇偶校验(low-density parity-check,LDPC)码是具有逼近香农(Shannon)极限的一种好码,且灵活性强,描述简单,是信道纠错编码技术的研究热点。针对某通信系统,为了使信息传输能够适应多种情况的需求,在LDPC码编译码原理的基础上设计了具有独特字插入功能、编码参数逐帧可变的编译码系统,同时采用信息位校验位打散功能的设计方法,可实现信息加密。不同码长的编译码模块采用复用的方案,随机存取内存(random access memory,RAM)按照最长码长设计,降低资源占用率。在加性高斯白噪声(additive white gaussian noise, AWGN)信道下基于最小和译码算法完成性能分析。仿真结果表明,该设计方案能够实现码长、迭代次数、打散方式、独特字插入等多参数可调的LDPC码编译码系统,且信息传输性能良好,资源占用率低。     

一种改进的LDPC码译码算法

指出了由于短LDPC（低密度奇偶校验）码的Tanner图中会出现环路,使得变量节点之间的信息不再相互独立,从而导致对数域BP译码算法的性能下降．从平衡迭代译码性能与硬件实现复杂度的角度出发,提出了一种改进的BP算法,通过变量消息的修正来补偿校验消息简化的损失．仿真结果表明：改进的算法加快了算法的收敛速度,降低了迭代译码...     

一种基于稀疏序列的量子CSS码的构造

量子CSS码是一种简单、有效的量子码构造方法,已被应用到各类特性的量子码的构造之中.针对低密度奇偶校验码(LDPC)的优异性能,利用稀疏序列构造LDPC码校验矩阵的方法,提出了一种构造量子低密度奇偶校验码校验矩阵构造方法,采用快速编码算法,获得相应的量子码.最后,以(3,8)(16,6)量子码为例给出量子低密度奇偶校验...     

码率自适应FET-LDPC码删余算法的设计

为对抗无线通信信道的时变特性,使系统的吞吐量达到最大化,运用自适应码率控制技术,基于五边类型低密度奇偶校验(FET-LDPC)码灵活的结构特性和删余变量节点在译码中所起的作用,提出隔板删余算法。加性高斯白噪声信道下的仿真结果表明,该删余算法可实现0.5～0.8码率范围内可自适应调整的FET-LDPC码;相比于原有的删余算法,该算法具有更低的编译码复杂度和更好的误码率性能。     

低密度奇偶校验码的低复杂度迭代译码算法

迭代大数逻辑(iterative majority-logic decoding, IMLGD)译码算法是低密度奇偶校验(low-density parity-check,LDPC)码的一类重要的迭代译码算法。相对LDPC码基于置信传播准则的译码算法，IMLGD译码算法的复杂度有所降低，但是性能有所下降。针对这一问题，提出了一种修正迭代大数逻辑译码算法(modified iterative majority-logic decoding,MIMLGD)。该算法利用校验方程的置信度对译码迭代过程中的各比特外信息进行修正。仿真结果表明，提出的MIMLGD译码算法相对于原始迭代大数逻辑译码算法在同样信噪比下具有更低的误比特率。此外，该算法保持了IMLGD译码算法的低复杂度特征，并且避免了对于特定的码搜索修正因子的过程，具有良好的通用性，是实际应用的良好选择。     

Generalized Low-Density Parity-Check Coding Scheme with Partial-Band Jamming

In this study, a class of Generalized Low-Density Parity-Check （GLDPC） codes is designed for data transmission over a Partial-Band Jamming （PBJ） environment. The GLDPC codes are constructed by replacing parity-check code constraints with those of nonsystematic Bose-Chaudhuri-Hocquenghem （BCH）, referred to as Low-Density Parity-Check （LDPC）-BCH codes. The rate of an LDPC-BCH code is adjusted by selecting the transmission length of the nonsystematic BCH code, and a low-complexity decoding algorithm based on message- passing is presented that employs A Posteriori Probability （APP） fast BCH transform for decoding the BCH check nodes at each decoding iteration. Simulation results show that the LDPC-BCH codes with a code rate of 1/8.5 have a bit error rate performance of 1 x10-8 at signal-noise-ratios of -6.97 dB, -4.63 dB, and 2.48 dB when the fractions of the band jammed are 30%, 50%, and 70%, respectively.     

面向5G新空口技术的LDPC码标准化研究进展

第5代移动通信系统(5th generation mobile communication system,5G)业务需求的多样性以及各业务场景的典型特性给新空口(new radio,NR)的信道编码技术带来困难及挑战,信道编码方案成为通信业界及学术界的重要研究课题之一。因具备优越性能,低密度奇偶校验(low-density parity-check, LDPC)码被确定为5G增强移动宽带(enhanced mobile broadband, eMBB)场景数据信道编码方案。在对5G及LDPC码进行概述的基础上,阐述了包括码设计、译码算法、速率匹配和性能评估在内的面向NR的LDPC码标准化工作研究内容。此外,对近年来第3代合作伙伴计划(3rd generation partnership project, 3GPP)各成员机构在无线接入网层一(radio access network layer 1, RAN1)标准化工作组历次会议中提出的LDPC码编码方案进行分析和对比,并在此基础上对LDPC码标准化相关工作进行总结。     

Code Design and Shuffled Iterative Decoding of a Quasi-Cyclic LDPC Coded OFDM System

In multipath environments,the error rate performance of orthogonal frequency division multiplexing (OFDM) is severely degraded by the deep fading subcarriers.Powerful error-correcting codes must be used with OFDM.This paper presents a quasi-cyclic low-density parity-check (LDPC) coded OFDM system,in which the redundant bits of each codeword are mapped to a higher-order modulation constellation.The optimal degree distribution was calculated using density evolution.The corresponding quasi-cyclic LDPC code was then constructed using circulant permutation matrices.Group shuffled message passing scheduling was used in the iterative decoding.Simulation results show that the system achieves better error rate performance and faster decoding convergence than conventional approaches on both additive white Gaussian noise (AWGN) and Rayleigh fading channels.     

Tight lower bound of consecutive lengths for QC-LDPC codes with girth at least ten

For an arbitrary (3,L) quasi-cyclic(QC) low-density parity-check (LDPC) code with girth at least ten, a tight lower bound of the consecutive lengths is presented. For an arbitrary length above the bound the corresponding LDPC code necessarily has a girth at least ten, and for the length equal to the bound, the resultant code inevitably has a girth smaller than ten. This new conclusion can be well applied to some important issues, such as the proofs of the existence of large girth QC-LDPC codes, the construction of large girth QC-LDPC codes based on the Chinese remainder theorem, as well as the construction of LDPC codes with the guaranteed error correction capability.     

具有高速并行译码结构LDPC码的构造

针对可实现高速并行译码的低密度校验(LDPC)码,提出了一种LDPC码的构造方法.该方法用代数的方法构造一个校验矩阵,适当地选择构造时的参数,可以消除校验矩阵中的小环,以保证所构造码字的性能;再按照一定的规则对所构造校验矩阵的行进行重新排列,可使得重排后的矩阵具有分块结构.仿真结果表明,采用这种分块结构,使得LDPC码的部分并行译码在工程实现上成为可能,按照该方法构造的LDPC码的性能与随机构造的码字相当.     

A deterministic construction of irregular LDPC codes

In order to solve high encoding complexities of irregular low-density parity-check (LDPC) codes, a deterministic construction of irregular LDPC codes with low encoding complexities was proposed. And the encoding algorithms were designed, whose complexities are linear equations of code length. The construction and encoding algorithms were derived from the effectively encoding characteristics of repeat-accumulate (RA) codes and masking technique. Firstly, the new construction modified parity-check matrices of RA codes to eliminate error floors of RA codes. Secondly, the new constructed parity-check matrices were based on Vandermonde matrices, this deterministic algebraic structure was easy for hardware implementation. Theoretic analysis and experimental results show that, at a bit-error rate of 10×10⁻⁴, the new codes with lower encoding complexities outperform Mackay’s random LDPC codes by 0.4–0.6 dB over an additive white Gauss noise (AWGN) channel. Foundation item: Supported by the National Natural Science Foundation of China(60496315, 60572050)     

低密度奇偶校验码迭代译码算法的误码平台特性

为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。     

基于GPU的高吞吐量QC-LDPC码编码器实现

目前准循环低密度奇偶校验(quasi-cyclic low-density parity-check,QC-LDPC)码快速编码普遍采用现场可编程逻辑门阵列(field programmable gate array,FPGA)、专有电路(application-specific integrated circuit,ASIC)等硬件方案,其通用性差,编码吞吐量不够高.对此,基于图形处理单元(graphics processing unit,GPU)平台提出了一种针对不同码型不同码率的QC-LDPC码通用的高吞吐量并行编码方案.根据QC-LDPC码校验矩阵的准循环结构,先引入其同样具有准循环结构的生成矩阵,再基于生成矩阵的准循环特性以及GPU的线程和内存结构,设计了一种能达到吉比特速率的编码方案.仿真结果表明,该编码器对测试的3个码长从几百到一万多比特的高码率QC-LDPC码均达到了10 Gbit/s的编码速率.其编码速度优于文中对比的QC-LDPC码GPU方案.在对802.11ac标准中的(1944,1620)QC-LDPC码编码时,吞吐量比(complementary metal oxide semiconductor,CMOS)编码器提高了1.9 Gbit/s.在对WIMAX标准中的4种码编码时,吞吐量是FPGA编码器的3.94～7.73倍.