应用流水线技术设计DDS专用集成电路

文中将流水线技术应用于DDS专用集成电路的设计中 ,从而显著地提高了DDS系统的工作速度 ,在文中给出了一个设计实例。     

一种新型高速垂直输瓶机专用减速器

研制了一种应用于在食品饮料行业中的新型高速垂直输瓶机专用减速器。其特征是固定在箱体中的蜗轮轴两端对称安装的相同齿数的弧齿圆锥齿轮分别与两输出轴上的相同弧数在弧齿圆锥齿轮啮合后得到两个垂直输出，且转向相反、转速相等，以满足高速垂直输瓶机特殊的动力要求。     

嵌入式C编码中的优化

C语言是应用的比较多的编程语言,由于它是相对较低级的语言,执行的效率高,同时还可以操作硬件,所以成了在嵌入式系统编程的首选编程语言,但是由于嵌入式系统的内存相对来说较小,而且嵌入式的实时性要求较高,编码时就需要考虑性能又要考虑内存受限,这就需要讨论编码的技巧对性能的影响.     

具有外包选择的无等待流水线干扰修复模型北大核心CSSCI

针对双机成比例无等待流水线环境下最小化完工时间和的调度问题,研究如何基于干扰管理理论和采用作业外包途径来应对机器干扰事件。在证明最短加工时间优先(SPT)最优解定理的基础上,同时考虑最小化工件完工时间和指标(初始调度目标)与最小化工件滞后时间和指标(偏离最小目标),构建了基于SPT规则的干扰修复0-1整数规划模型,提出了基于差分进化全局搜索策略与"插入-交换"邻域搜索机制相结合的多目标混合智能算法。数值实验结果表明,本文提出的机器干扰条件下外包修复模型及算法是有效的。     

机箱"动物园"

标准化的流水线作业、同质化的设计，相对于处理器、显卡、显示器的不断变化．电脑机箱的发展，或者说是国内机箱的发展，却明显落后于其他配件产品的进度。如果您已经看腻了那些呆板机箱的话．就不妨随我们一同到机箱的“动物园”中来游览一番，欣赏一组有着“动物”气息的机箱产品。     

非线性流水线调度的一个性质的证明

非线性流水线若能被一个恒定启动循环(l)调度,则l不小于流水线通过次数最高的功能段的通过次数.     

用Verilog HDL 实现CPU基本流水线

用硬件描述语言Verilog HDL实现了CPU基本流水线，在寄存器级显示了CPU流水线的内部结构，指令的动态流水执行情况可以通过前仿真形成波形图进行观察．     

一种应用于高速高精度流水线ADC的差分参考电压源

介绍了一种应用于高速高精度流水线模数转换器的输出电压可调参考电压源.该参考电压源由电压产生电路和驱动电路组成,具有良好的灵活性,输出的差分参考电压的幅度差和共模电平可以通过输入基准电压和输出共模电压加以调整与控制,可以输出精度高,稳定性好的参考电压,已成功应用于14-bit 100 MS/s的流水线型模数转换器.该参考电压源采用SMIC 0.18μm 1P6M CMOS工艺实现,版图面积为511μm×440μm,功耗为36 mW.测试结果显示,在25.1 MHz的输入频率下,应用该参考电压源的14-bit 100 MS/s流水线ADC的信噪失真比为70.2 dB,无杂散动态范围为86.2 dB.     

素数因子算法的FFT处理器的设计

为满足FFT运算速度的要求,提出了一种易于FPGA实现的素数因子算法FFT处理器的硬件结构。其中数据存储采用了乒乓RAM结构来实现,可以扩大吞吐量;数据缓存使用FIFO来实现,可以减少一半存储空间的使用;运算模块使用素数因子算法结合流水线结构,在一定延迟后可以连续输出结果;增加地址排序映射可以实现数据正序输入输出。     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。