基于LabVIEW平台和GPIB接口的在线测控系统

在LabVIEW平台下,通过GPIB接口以及工作于不同频率点的RS-232串口控制滤波器、网络分析仪构建一个测试系统,测试所得数据由GPIB接口送入计算机存储.与传统的测控系统相比,该系统操作方便,性能优良,大大地提高了测试效率,方便了数据的存储及分析.实验证明该系统对推动传统GPIB接口仪器实现网络化测试具有广泛的借鉴价值和应用价值.     

基于TI 5409处理器的U盘读写系统

为使DSP(Digital Signal Processing)应用系统具有海量数据存储、数据交换、数据更新、软件升级和USB(Universal Serial Bus)设备驱动等功能,设计并实现了一种以TI 5409 DSP处理器和CH375 USB主从接口芯片为核心的U盘读写系统.该系统支持U盘的热插拔,能自动识别并配置U盘,能稳定地对U盘进行存储器级读写和文件级读写.     

基于FPGA的SPI接口Flash控制器设计及其在存储配置数据中的应用

针对现场可编程门阵列(FPGA)丰富的逻辑资源及产生精确时序的能力,给出一种基于FPGA的SPI控制器的设计方法.可方便地对SPI flash进行读写、擦除等操作,从而能快速、准确地存储数据.在SPI控制器设计过程中使用Modelsim进行仿真验证,并用VHDL硬件描述语言进行编程,下载到FPGA开发板上进行测试,对SPI接口flash进行操作,证明了系统设计方法的正确性和可靠性,该方法对flash存储控制系统的设计具有普遍适用性,实现了对以FPGA为控制核心的系统数据长时间存储.     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

基于虚拟仪器技术的数字存储示波器功能扩展

利用GPIB总线接口,将PC机和带GPIB接口的数字存储示波器连接起来,形成了一个自动测试系统,扩展了数字存储示波器的功能.介绍了系统组成、软件设计和应用.改变相应的测试软件,即可拥有新的测试功能.该系统在实际应用中得到了较好的效果.     

具有误差修正和智能接口的DSP测试系统研究

为了解决在测试系统申由于传感器动态特性引起测试数据失真的问题,提出了一种集数据采集、误差修正、数据存储于一体的智能测试方案。介绍了基于白适应神经网络的传感器动态补偿算法。阐述了测试系统的软、硬件实现方案,即以TMS320砣812DDSP为核心控制单元,采用高速模数转换器采集数据,通过动态补偿算法处理数据,采用外扩存储器技术存储数据,通过USB接口读取数据。为验证测试系统的实时修正能力研制了传感器模拟器并运用本系统对其输出的数据进行了采集,调试结果表明,本系统能够准确地采集存储数据同时还能够修正由传感器模拟器引起的动态误差。     

基于WinCE的Nand Flash硬件及驱动程序设计

基于XScale内核的PXA255处理器及Windows CE操作系统平台上,分析了Nand Flash的存储结构原理以及Windows CE系统下块设备驱动的构架,探讨了Nand Flash在硬件平台上的电路设计原理.结合Nand Flash的读写时序及PXA255的外部接口特性,采用Windows CE流接口驱动模型,给出了驱动程序操作Nand Flash的底层实现,介绍了几个重要流接口函数的代码实现.试验结果表明:Nand Flash可以正常完成数据的复制、粘贴、格式化等操作,达到了大容量数据存储的目标.     

基于NAND Flash的嵌入式大规模数据存储机制

为解决当前固态存储系统有效适应大规模数据高速存储的问题,以NAND Flash为存储介质,利用循环SRAM缓冲、多体存储阵列、交叉开关矩阵等技术实现了低速Flash芯片阵列构建的嵌入式高速数据存储机制.其中SRAM缓冲阵列采用了读写分组和循环管理,Flash阵列采用并行双总线架构、分组交叉编址和多级流水线技术,同时利用基于总线开关的交叉矩阵对两个阵列进行连接,提高了系统的读写带宽并增强了系统可扩展性.理论分析和仿真实验结果表明:该存储机制能够有效适用于嵌入式大规模数据的存储,对Flash读写操作的最大加速比将近20倍,具有良好的数据访问性能.     

高顽存性存储网格的构架与性能分析

为提高海量数据存储的可靠性,结合RS(Reed-Solomon)算法和网格技术提出了高可靠性存储网格的整体构架,设计并实现了RS数据存取中间件,理论上证明了系统的数据存储可靠性。通过性能测试,系统具有极高的读写性能。该系统的实现可很好地解决海量数据存储的可靠性问题。     

基于DSP2812的数据采集与大容量存储单元的设计

随着数字技术的飞速发展,数据采集、数据处理在很多领域得到广泛应用,对大容量的数据存贮提出了更高的要求.该文完成了基于DSP2812数据采集系统的大容量存储单元的设计,利用DSP2812的A/D功能完成数据采集,设计DSP2812与CF卡接口电路,对CF卡进行基本的扇区读写,完成采样数据的大容量存储.     

打印口分析及应用扩展

对微机打印口的I／O特性进行了分析,叙述了打印口的各端口读写数据与25针D形接口引脚电平关系、通过一个应用实例,给出打印口的命令输出端口和状态输入端口用于8位数字量输入口时,外部信号与打印口引脚的连接方法及数据读取方法．打印口应用扩展在笔研制开发的“高炮激光射击训练模拟器”项目上得到验证,并收到较好的效果;为笔记本电脑(不能扩充I／O板)用于实时检测和控制开拓一条途径。     

Dual-FTL:一种基于MLC/SLC双模闪存芯片的闪存转换层

为了解决多级单元(MLC)闪存相对于单级单元(SLC)闪存写入性能低和擦除寿命短的问题,提出了一种基于MLC/SLC双模闪存存储芯片的闪存转换层Dual-FTL.利用MLC/SLC双模闪存芯片的双烧写模式,Dual-FTL将闪存空间分为容纳热数据的小容量SLC区域和容纳冷数据的大容量MLC区域.同时,Dual-FTL提出了识别数据冷热度的方法,并可以根据负载变化动态调整策略参数.实验结果表明,Dual-FTL可以让MLC/SLC双模闪存在一半的比特成本下提供和SLC闪存相似的性能和使用寿命.     

Design and Implementation of a Fibre Channel Target Driver Supporting SCSI

Fibre channel storage area networks (FC-SAN) are effective solutions to address storage management problems caused by very large volumes of data. But the expense of fibre channel devices limits FC-SAN applications. The use of IP networks instead of fibre channel networks will reduce SAN cost, but will also reduce the performance. Therefore, small computer system interface (SCSI) devices were considered to replace FC disks to reduce the SAN cost. A driver for the FC network adapter and the FC target, designed and implemented to support this structure, obeys the SCSI protocol and works in target mode with 200 MB/s bandwidth. The FC target architecture and implementation were compared with the FC initiator.The SCSI command transfer process in the FC layer was described. The performance test results show that the maximum I/O throughput reachs 167 MB/s for read requests and 196 MB/s for write requests (FC bandwidth is 200 MB/s), verifying that the FC target is very efficient. The modularization, efficiency, and low cost of the FC target will enable SAN and fibre channel to be more widely used in applications.     

基于CWDM的SAN网远程连接应用研究

研究了SAN中的光纤通道技术及目前常用的三种SAN网远程连接技术的优缺点,在分析光网络中的新型波分复用技术CWDM系统基础上,设计并实现一个基于CWDM的SAN网远程连接,其具有不需要数据帧格式转换、数据传输速度快、延迟小、实施成本低适合构建专有线路的远程数据同步镜像容灾系统等特点.     

iSCSI带外虚拟化的研究与实现

研究了基于因特网小型计算机系统接口(iSCSI)带外方式的存储虚拟化模型,提出了一种iSCSI带外存储虚拟化的体系结构及命令流程．根据该体系结构,实现了基于iSCSI带外存储虚拟化的存储系统,并对该实现在低级别RAID下进行了读／写性能测试．结果表明,读／写性能随着传输数据块的变大而上升,当数据块的大小达到64 Kbyte时,RAID0的读/写和RAID1的读,其性能已接近30 Mbyte／s．     

使用89C52单片机的智能IC卡读写器

介绍一种基于89C52单片机加上少量外围接口电路，组成通用智能IC卡读写器的软硬件设计方法。提出双卡座的设计思路，优化接触式IC卡存储体的数据操作，包括针对医疗保险卡的操作细化。这不仅可对大容量的存储卡进行读写，也可进行保密卡的管理。实践表明，该智能IC卡读写器结构紧凑、简单可靠，适用范围广，具有较好的性能价格比。     

eDRAM高速读写和紧凑式电荷转移刷新方案

提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器（DRAM）,使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性...     

一种面向输入缓冲交换机的多VC共享预取结构

针对目前交换机的输入缓冲区读延迟增大导致交叉开关吞吐率下降的问题,提出了多VC共享预取结构SPB,用于隐藏数据缓冲区SRAM的读延迟.设计了旁路写入控制、读写地址管理、预取管理等关键功能,用Verilog语言实现了SPB结构,通过模拟器测试了SPB结构的读写性能.模拟和分析结果表明,采用SPB结构的输入缓冲区能够降低读写延迟,提高输入缓冲区的写入和读出吞吐率.SPB结构能够被方便地应用于静态分配多队列或动态分配多队列缓冲区中,加快缓冲区的读写速度,从而提高整个交换机的吞吐率.