FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度,研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。     

FFT在CT图像重建中的应用

本文阐述利用快速傅里叶变换(FFT)进行CT图像重建的算法(即FFT算法)的原理及实现该算法的软件设计。为了提高重建图像的精度,又利用FFT填充特性对算法加以改进,还研究了FFT算法过程中的相位修正问题,最后给出了FFT算法对实验数据的重建结果。     

GNSS接收机抗干扰电路的硬件实现

针对全相位FFT/FFT(apFFT/FFT)综合相差法硬件资源和功耗大的问题,基于FFT算法求解最大峰值谱线位置仅与各谱线峰值相对大小有关的特点,提出一种用于减少FFT电路面积的阈值判断移位方法.首先对apFFT/FFT综合相差法与修正Rife算法进行性能比较;然后利用阈值判断移位方法对apFFT/FFT综合相差法硬件实现中的FFT运算结构进行改进,称为改进apFFT/FFT算法,使FFT计算位宽减少1/2;最后将改进的apFFT/FFT综合相差法硬件结构应用到GNSS抗干扰模块的电路实现中,并利用FPGA进行抗干扰功能验证.结果表明,在基本不降低频率估计精度下,改进apFFT/FFT算法可以减少约50％的面积资源和功耗;在接近相同面积资源和功耗下,改进apFFT/FFT算法的频率估计精度约为修正Rife算法的2倍;GNSS抗干扰硬件模块具备良好的滤除干扰能力.     

基于全相位FFT三谱线校正的电网谐波与间谐波检测算法

电网谐波检测中,传统FFT算法存在的频谱泄露现象影响了检测的精度.为解决这一问题,分析和比较了全相位FFT算法与FFT算法之间的区别,将一种三谱线校正方法推广到精度更高的全相位FFT算法,并由此提出一种全相位FFT三谱线校正算法.该算法利用频谱峰值频点周围三根谱线信息构造频率偏移量修正公式,进而获得全相位FFT幅值和频率校正值,并利用全相位FFT的相位不变性直接获得信号相位.通过与FFT三谱线插值算法、全相位FFT双谱线校正算法和全相位FFT双谱线插值算法对比,结果表明该全相位算法具有更好的谐波和间谐波检测精度,并且抗白噪声能力更强.     

基于OFDM技术FFT的FPGA研究

本文对快速傅立叶变换,基本运算单元,蝶形运算的位数,8k点FFT实现,FFT模块实现IFFT等几方面阐述了基于OFDM技术的FFT的设计思路,给出了FFT实现的总体框架,并对存储器的控制,运算模块,FFT的地址,旋转因子,数据的锁存进行了硬件的设计,通过Matlab工具箱中的FFT函数进行了仿真.     

基于ITER测试平台的谐波—间谐波测量方法

为了解决传统FFT所存在的频谱泄露问题,将双谱线加窗插值FFT和全相位FFT两种方法对信号的谐波和间谐波进行分析,并将两者的分析结果进行比较。仿真结果表明,全相位FFT对于谐波和间谐波的相位分析相对于双谱线加窗插值FFT更加准确,幅度需要进行校正。     

一种改进的FFT算法

结合基 2 FFT算法、WFTA算法和 PFA算法各自的优点 ,提出了一种改进的FFT算法 .当 N =2 m 时 ,采用基 2 FFT和 WFTA算法相结合计算 FFT;当 N =2 m× N时 ,采用基 2 FFT、WFTA和 PFA算法相结合计算 FFT.该算法运算量少、结构简便且对基 2和非基 2长度的 DFT都适合     

一种高速2-D滑动FFT的设计实现

文章介绍了采用2-D快速傅里叶变换(fast Fourier transform, FFT)算法的滑动窗FFT的基本特性原理和硬件实现过程，完成了窗长256点、步长16点的2-D滑动窗FFT的专用集成电路(application specific integrated circuit, ASIC)设计。传统FFT算法受序列完整性的制约，时滞较大，无法满足某些高实时性信号分析领域的处理速度要求。该文采用滑动FFT算法，克服了传统FFT对序列完整性的依赖，设计的滑动FFT处理器使用2-D FFT压缩新序列计算时间，以基16蝶形运算器为核心，采用系数复用和高基Booth方法优化系数编码技术压缩乘法器的数量，减少电路面积。所设计的2-D滑动FFT完成单次滑动窗长的计算时间比传统算法节约了16.1%,变换结果与MATLAB的运算结果相比，信噪比(signal-to-noise ratio, SNR)大于130 dB。在TSMC 28 nm的工艺下，工作主频为600 MHz,面积为1 980μm×2 060μm。     

用FPGA实现FFT的一种方法

文章提出了一种用FPGA实现FFT的方法,该方法与传统的FFT实现方法相比,既可以提高整个FFT处理的速度,又可以节约很多FPGA资源。     

局部流水FFT处理器地址产生和系数存储负载的设计

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构。针对局部流水 FFT处理器,主要推导了基于基16 FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析。为有效解决局部流水结构 FFT处理器的数据流控制问题提供参考。     

用BorlandC 设计FFT类

对傅立叶变换的发展、意义及其数学模型作了简单概述，在此基础上，根据课题的需要提出了FFT类（即快速傅立叶变换类）并且进行了FFT类框架分析，然后在BorlandC＋＋环境下设计FFT类及其成员函数，并通过实冽说明如何使用FFT类。     

定点FFT在TS201上的高效实现

针对美国模拟器件公司(ADI)推出的ADSP-TS201内部的DRAM存储器不适合标准结构快速傅里叶变换(FFT)对随机读写存储器要求的问题,采用SingLeton结构FFT,并给出了采用该结构FFT的程序流程,选择TS201内部适合定点FFT实现的汇编指令,通过合理安排指令并行和软件流水,在TS201上对定点FFT进行了高效实现.实例验证结果表明,完成32 K点FFT只需要0.46 ms,可用于GPS系统P码直捕的快速实现.     

FFT算法的并行处理研究

通过对串行FFT算法分析,针对其不足,从理论上研究了将蝶形网络FFT算法进行并行处理。具有较高的加速比和总效率,对实现FFT算法的并行实时系统具有一定的指导意义。     

关于二维FFT程序设计的若干问题

本文讨论了在通用数字计算机上实现二维FFT 算法时所遇到的若干问题。二维FFT的程序设计中所遇到的主要问题是如何尽可能地缩小内存占用量和提高运算速度。文章第一部分讨论了如何在程序设计中运用离散Fourier 变换所固有的性质,特别是位移特性和实数据Fourier 变换的对称性等,使二维FFT 的运算速度得以提高。文章的第二部分讨论了FFT 算法中基底数选取问题。文章的第三部分讨论了与FFT 运算速度有密切联系的矩阵转置程序问题,文中提出了两种适用于通用数字计算机的快速转置方法。最后,文章提供了一个FFT 算法的通用框图。     

使用Winograd算法实现不规则长度DFT——在多载波调制系统（OFDM）中不规则长度FFT的一种实现方法

本文结合FFT在多载波调制系统（OFDM）中的应用，介绍了改进大素数Winograd FFT算法，并通过与传统Winograd FFT、DFT的性能比较，论述了本算法的研究意义；介绍了二维卷积算法Agarwal—Cooley、包括中国余数定理、小点数的Winograd卷积算法和克罗内克积；在介绍算法的同时穿插11点FFT的推导，先计算2点和5点Winograd卷积，之后得到10点卷积，最后得出11点FFT。     

基于超标量处理器的高效FFT映射方法

针对超标量处理器的结构特点,研究新的映射方法,实现高效FFT运算.对现代超标量结构处理器进行建模,分析FFT算法在其上执行情况,得出内存访问是FFT算法执行的关键点.并进一步对FFT的内访问过程进行建模分析,最终实现了一种基于cache优化的高效FFT映射方法,该方法将FFT进行拆分实现,充分发挥了cache的作用,进而提高了处理性能.最后在ADI公司的TS201数字信号处理器上,以该映射方法为指导实现了基2FFT算法,实验结果显示在处理点数超出cache容量时,本映射方法可以大幅度提高处理性能.      

快速傅立叶变换在数字信号处理器中的实现

介绍了几种快速FFT算法的比较,对基-2FFT算法的特点进行了研究和总结,详细论证了FFT在数字信号处理器中实现需要解决的关键技术问题.给出了FFT在TMA320F206数字信号处理器上实现的流程图.最后通过试验验证了所述方法的正确性.     

间谐波检测的FFT算法改进和DSP实现

提出一种快速傅里叶变换(FFT)的改进算法,该算法利用FFT的衰减特性,只需要对FFT算法做简单的变换,就可以有效地消除频谱泄漏分量,实现非整数次谐波的精确检测,克服了传统FFT的缺陷. 该算法与加窗体FFT相比,具有相近的特性,在算法构造方面又比加窗体FFT算法更简单,因此该算法更加适合应用于存储资源有限的微处理器上. 为证明该算法应用于微处理器的方便性,设计了一套基于数字信号处理(DSP)的谐波检测装置,并对该算法进行了验证.     

局部流水FFT处理器地址产生和系数存储负载的设计（英文）

快速傅立叶变换(FFT)是数字信号处理中一种非常重要的算法,局部流水结构是一种实现嵌入式实时FFT处理器设计的有效结构.针对局部流水FFT处理器,主要推导了基于基16FFT第一地址生成公式的转换,并与我们提出的地址产生方法、操作数地址生成方法、系数存储负载策略及系数地址生成方法进行了对比分析.为有效解决局部流水结构FFT处理器的数据流控制问题提供参考.     

FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。