基于VB6.0的实时波浪功率谱分析软件

介绍一种基于VB6.0设计实现快速付里叶变换(FFT)模块的方法,并在此基础上设计编写了实时海浪功率谱分析软件。经过实验室和海上现场实测数据验证,该软件的运算和处理结果准确可靠,实际应用取得较好的效果。设计的FFT运算模块具有一定的通用性,可用于其它随机信号频谱分析。     

基于System Generator的GPS信号捕获模块的实现

System Generator for DSP是业内领先的高级系统级FPGA开发工具.本文基于该软件设计并实现了4通道GPS信号捕获模块,其中包括平均采样、本地C/A码、FFT/IFFT运算、复数乘法运算、扫频控制和结果返回等6个模块,并利用Xilinx的Viertx-5XC5VSX50T-FF665芯片对模块进行了硬件协同验证.测试结果表明:设计实现的捕获模块能够准确地捕获GPS信号,与利用硬件描述语言的方法相比,本文的方法大大缩短了开发周期.     

一种高效的基四浮点蝶形运算模块研究

FFT是数字信号处理中的一种非常重要的算法，蝶形运算模块是FFT处理其中的重要构造模块，本文给出了一个高效的基四蝶形运算模块结构设计方案并进行了实验验证，验证结果证明，该结构利用蝶形运算中重复计算的特点，进一步节约了蝶形运算模块的资源。大大提高了运算模块的使用效率。     

高吞吐率可配置FFT处理器IP核的设计与VLSI实现

针对一种新型的OFDM系统算法,设计了一款具有高吞吐率可配置的FFT处理器IP核.在现有算法的基础上,提出了一种优化的设计架构,并对各个功能模块特别是存储单元、复数乘法器和控制逻辑进行了优化设计.通过基于Verilog HDL的参数化模块设计和模块复用技术,最大限度地提高数据吞吐率,实现了FFT处理器点数的可配置功能.Vertex-Ⅱ Pro FPGA验证结果表明,对于256点定点16位符号数复数FFT运算,该FFT处理器最高工作频率为106 MHz,系统数据吞吐率达到了51.3 MS/s,延时仅为255个时钟周期.     

快速傅里叶变换(FFT)的ASIC实现及现场可编辑门阵列(FPGA)验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(field programmable gate array)上进行原型验证。采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1 320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50 MHz时,完成1 024点FFT仅用了26.2μs。     

FFT的ASIC实现及FPGA验证

通过对FFT(fast fourier transformation),即快速傅里叶变换的一般算法的研究对比,确定合理可行的基2方法处理1024点FFT。在ASIC(application specific integrated circuit)专用集成电路上实现FFT硬件模块,并将该模块在FPGA(Field Programmable Gate Array)上进行原型验证。本文采用级联结构设计FFT模块,在尽量减小资源消耗的同时,提高FFT的运算速度。设计采用两组四个深度为256的双口RAM,乒乓结构处理,完成整个运算仅用了1320个周期。最后用Xilinx公司的Vertex7-XC7VX690T芯片做FPGA原型验证,在时钟频率为50MHz时,完成1024点FFT仅用了26.2us。     

基于FPGA的并行实序列FFT算法研究与实现

快速傅里叶变换(FFT)算法的优劣直接影响信道化接收机的性能.文章围绕信道化接收机中的FFT模块进行研究,提出了一种可以对数据进行并行处理的FFT算法.并根据实际工程应用要求,将目前普遍采用的复序列运算改为实序列运算.文章以MATLAB软件进行理论运算,在现场可编程逻辑门阵列(FPGA)芯片环境下用Model Sim软件进行逻辑功能仿真,两者结果进行比较后表明,文中设计的算法结果正确,逻辑资源利用率高,完全符合要求.     

多路并行流水线型基22FFT算法实现

FFT算法作为OFDM系统的核心算子占用其系统处理的大多数时间，为提高OFDM系统数据传输速度，提出了一种改进的多路并行流水线型基22FFT实现架构。在实现过程中着重对旋转因子的存储进行片上缓存优化，减少了乘法运算次数从而减小整体运算复杂度；设计的数据整合模块用于控制时序，从而保证P路并行流水型架构正确实现，数据运算吞吐率成P倍提高。RTL仿真结果表明，与同类架构相比，提出的架构在硬件开销适中的同时使得性能分别提升了127%、204%、5088%，并且具有FFT点数可扩展的特点，可满足随着通信标准的不断提高，FFT点数逐渐增大的实际应用需求。     

可变2n点流水线FFT处理器的设计与实现

设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80 MHz,连续计算时,处理长度为1 024点的序列仅需12.8 μs.     

FPGA同步设计及实现

介绍了FPGA设计中的同步设计技术及实现,给出了FFT运算实例,比较了采用FPGA同步设计前后FFT运算速度的不同,通过比较采用同步设计前后FFT运算速度的不同,可以看出合理采用FPGA同步设计技术可以大大提高系统工作频率．     

一种小面积的基-3蝶形单元设计

为减少该蝶形单元在硬件实现中的资源消耗,提出了一种基于单精度浮点运算的基-3蝶形单元设计. 采用兼容缩放的方法来解决该蝶形单元中乘法运算,其中√3采用的缩放因子为223. 与√3的乘法操作采用有限个定点加法器来实现. 通过理论分析,该方法减少了加法器的个数,同时减少了寄存器的数量. 通过对比得出,本文采用的方法在原有的基础上减少了1个加法器和2个48位寄存器. 此外,基-3蝶形单元采用降低乘法操作数目的实现形式,使得与实数相乘的乘法数目由原来的4个降为2个. 实验结果表明,本文采用的方法节省了基-3蝶形单元实现所需的硬件资源,为降低基-3FFT实现的资源消耗打下了基础.      

FPGA实现高速加窗复数FFT处理器的研究

研究采用FPGA设计高速专用FFT处理器的实现方法，使处理器能对复数数据顺序进行加窗、FFT及模平方运算．本设计具有4个特点：设计实现了只用一个运算单元进行以上3种运算的方案，有效地节省了逻辑资源；采用流水方式提高了系统的处理速度，使通信、计算、存储等操作协调一致；采用块浮点算法使系统兼有定点运算速度高与浮点运算精度高的特点；采用TMS存储模式，降低了对外围电路的速度要求．该设计方法可以广泛应用于高速数字信号处理领域．     

一种EW接收机信号处理系统的设计与实现方法

设计了一种基于FFT/IFFT、全FPGA实现、环形结构的电子战数字接收机信号处理系统,它由4片FPGA分别实现高速数据传输接口、FFT/IFFT运算及信号的时/频域检测。该系统可完成1~1024 K点的FFT运算及1~64 K点的IFFT运算,可检测出4个同时到达的脉冲雷达信号的脉冲描述字参数。系统中FPGA以分布式、多总线、并行、流水方式工作,当采用256 K点的FFT变换3、2 K点的IFFT变换时,检测出4个信号的典型用时约20 ms。     

用BorlandC 设计FFT类

对傅立叶变换的发展、意义及其数学模型作了简单概述，在此基础上，根据课题的需要提出了FFT类（即快速傅立叶变换类）并且进行了FFT类框架分析，然后在BorlandC＋＋环境下设计FFT类及其成员函数，并通过实冽说明如何使用FFT类。     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件.文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他 R-4的流水线结构,具有占用资源更少、控制更简单等特点.该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46 μs.     

OFDM系统中FFT处理器的版图设计

用Astro工具设计FFT处理器版图流程.在设计FFT处理器版图过程中,采用新的电源网络设计方法进行电源/地Pad数量、电源环和电源条设计,采用布线前设定高层跳线方式和布线后插入保护二极管方式消除天线效应,通过整个版图设计过程防止串扰效应实现串扰不超过设定的阈值,并对布局阻塞违规和布线违规提出解决办法.实现了满足时序和制造工艺要求的FFT处理器版图,达到项目设定的各项性能指标要求.     

Galileo脉冲伪卫星信号接收方法比较

研究一种Galileo伪卫星信号格式.针对脉冲伪卫星信号的接收,提出两种脉冲同步方法,即分段FFT方法和脉冲图案匹配法.分段FFT方法利用伪卫星脉冲与接收机本地伪码间的分段相关特性,使用分段FFT相关算法获取脉冲时序信息;脉冲图案匹配法则利用伪卫星脉冲图案的伪随机特性,通过将接收脉冲图案与本地图案进行匹配操作实现脉冲同步.仿真分析显示,对于Galileo E1信号,脉冲图案匹配法的虚警特性最佳;而分段FFT方法平均捕获时间最短.两种方法都可极大地提高伪卫星接收机的同步性能.     

基于ARM & Windows CE的锚杆无损检测系统软件设计

设计了一款基于ARM & Windows CE及FFT算法的锚杆无损检测系统,介绍了硬件电路设计方法,包括信号采集模块、A/D转换模块、液晶显示模块、电源模块;在软件设计中,完成了Windows CE操作系统的定制以及应用程序设计,并对设计方法和数据FFT分析方法进行了阐述。