一种应用于FPGA设计的GSFAP算法的优化

自适应滤波是应用在时变的未知系统中的关键技术,基于高斯-赛德迭代的快速仿射投影算法（FAP）是自适应滤波中解决输入信号相关性较高问题的一种较优算法,通过对这个算法的深入研究,以变换矩阵运算为基础,提出了一种应用于FPGA设计的优化方法.优化后的算法与原算法相比,运算更加简单,并易于在FPGA上实现.以ALTERA公司的CYCLONEⅡ芯片为目标设计芯片,为利用该芯片上集成的嵌入式乘法器对优化后的算法进行模拟设计建立了基础.     

基于NMF及其正交投影变换的数字水印算法

提出一种基于非负矩阵分解(non-negative matrix factorization,NMF)及其正交投影变换的数字水印算法.利用NMF构造图像基于部分表示的基矩阵,将其正交并作为水印检测的密钥;将水印信息嵌入图像在正交基矩阵上投影的系数矩阵;再通过反变换重构图像.由于上述措施保持了NMF部分表示整体的能力,且改迭代运算为矩阵投影运算,因而算法在重构精度方面表现出明显的优势.将其应用到数字水印系统,并与文献[4]中实现的水印算法进行对比.实验结果表明,改进算法的鲁棒性更好,实用性更强.     

一种新的基于FPGA的立体图像差异性算法

提出了一种新的基于FPGA的立体图像差异性算法,它以块匹配算法为基础,根据FPGA的特点,对图像相关性的公式进行设计优化,并结合穷尽方式搜索和预测方式搜索,提高算法的执行速度.设计基于FPGA的立体图像差异性算法IP核,充分利用FPGA独特的并行处理机制和强大的运算能力以提高系统的处理速度和性能.系统测试结果表明,基于FPGA的立体图像差异性算法,可以达到每秒33帧的处理能力,处理速度能够达到PC机的二百倍以上,具有较好的实时性;且能够连续处理500帧图像数据,具有较好的稳定性.     

基于矩阵三角化分解的Cholesky分解及FPGA并行结构设计

矩阵运算是高性能计算中核心问题之一,矩阵分解是提高矩阵运算并行性的重要途径,飞速发展的FPGA为并行运算结构提供了有力的环境支持。该文基于子矩阵更新同一化算法实现了Cholesky分解,基于FPGA设计了相应的并行结构。实验结果表明:与通用处理器的软件实现相比,本文实现的Cholesky分解的FPGA并行结果在核心计算性能上可以取得10倍以上的加速比,该算法针对矩阵三角化计算过程具有更高的数据和流水并行性。     

CORDIC算法的优化及实现

为提高坐标旋转数字计算(CORDIC)算法的精度并降低硬件资源消耗,对CORDIC算法收敛性以及旋转序列的选取进行了研究.针对圆周系统下CORDIC算法的角度覆盖范围、硬件资源和运算精度等问题提出了进一步的优化措施.利用经过优化后的CORDIC算法,在FPGA中实现了流水线结构的正余弦函数和反正切函数,并把运算精度与硬件资源消耗与Xilinx IP核进行了比较.比较结果表明该优化算法在提高运算精度的同时能够有效降低硬件资源消耗.      

基于FPGA的流水线珠算加法器设计

在图像处理、数字信号处理等领域需要用到大量加法运算,加法器运算性能对整个系统影响重大。根据操作模型原理,采用珠算算法设计了一个流水结构的并行高速硬件加法器,并在Xilinx Virtex-II的FPGA上实现了设计方案。在FPGA上集成8个处理单元完成并行计算,处理单元运用流水线结构,提高运算频率,并采用数据调度模块解决流水线上“数据相关”问题。仿真结果表明,32位珠算加法器平均运算仅需0.712ns,其速度是32位串行加法器的8.771倍,是32位并行加法器的1.588倍。这对于进一步优化实现硬件乘法器,甚至最终实现硬件除法器提供了研究空间。     

基于离散傅里叶变换的频率测量方法与应用

从对电源信号频率实时测量的应用需求出发,介绍了一种利用快速傅里叶变换的频率算法及其改进方法.为了快速对信号进行采集和运算,设计了一种基于FPGA、DSP硬核和新型AD转换芯片构成的数据采集计算系统,该系统利用可编程逻辑器件FPGA将多个功能模块连接在一起,完成了对A/D转换芯片及双口RAM等模块的控制;给出了系统硬件原理框图和算法流程图,并结合系统的设计方案对其中的主要功能模块进行了阐述;仿真表明了该算法的合理性和正确性,具有简单、速度快、精度高等特点.     

多边矩阵的关系距离及其优化应用——处理复杂系统的新思维系列之二十五

基于《多边矩阵理论》,由东方整体性思维所启迪,试图提供并完善一套从整体到局部处理复杂系统多指标、非均匀性和非线性问题的强有力的数学工具,并对其进行严格的理论推导和证明.作为系列论文的第25篇,介绍了多边矩阵的关系距离概念,给出了多边矩阵基于关系距离的算法,证明了这种算法是求解关系距离优化问题的简单且具有再现性的方法.作为应用,利用关系距离多边矩阵的广义交叉乘法中的求最小值的运算法则,解决了城市交通乘车方案中的优化问题.     

一种新的基于FPGA实现的判决反馈均衡器结构

自适应均衡算法是无线通信系统中解决多径效应的主要手段，由于无线通信系统带宽的不断增加，如何提高自适应均衡器的速度是一个非常迫切的问题，而反馈和复杂的矩阵运算会制约使用LMS算法判决反馈均衡器的工作速度的提高．为此，笔者从LMS算法中的梯度运算出发，解决了误差与均衡器输入向量之间的时序对应关系的协调，从而提出了一种适合于FPGA实现的高速判决反馈均衡器结构，最后给出了在FPGA上的具体实现结果，其表明了该算法对于提高判决反馈均衡器的工作速度有显著的效果．     

FPGA实时图像增强系统的设计与实现

为了满足嵌入式实时图像处理的需求,设计了一套基于FPGA处理器的图像增强系统.该系统对基于迭代双边滤波器的图像增强算法进行流水并行优化,同时应用比特位移策略对输入图像进行定点运算转化,提高了图像增强算法在嵌入式系统中的计算效率.通过FPGA实时图像增强硬件平台的实测证明,该图像增强系统对720*576分辨率PAL制式的输入视频图像,算法处理延迟小于5.8ms,满足实时视频处理的性能要求.     

可变数据集合维护问题的硬件加速结构与方法

针对可变数据集合维护问题,提出了一种通用的硬件结构,根据接收到的操作指令灵活地实现链表数据结构的大多数常用功能,并支持一些高级功能.不仅能够使用链表指针对结点进行定位,还可以像传统的线性编址存储器一样直接使用物理地址进行数据访问.为了解决存储资源受限问题,设计了一种存储资源回收机制对失效结点进行回收.实验结果表明,提出的通用硬件链表结构可以优化对可变数据进行维护的处理过程,而且该结构资源占用较少、功耗较低,与PC上的软件链表数据结构相比,硬件链表结构在执行时间上也具有较高的加速比.     

基于FPGA控制的高速数据采集与回放系统

从系统的硬件设计、电路实现等几个方面来说明了系统是如何进行工作的;从系统的要求出发介绍了整个系统的总体的设计方案及其原理,详细描述了FPGA的配置过程。     

基于FPGA的可重构无线传感器网络节点设计

提出了一种简单的基于现场可编程门阵列(FPGA)模块来实现可重构无线传感器网络节点的方案.与传统方案相比,新方案较为精简,价格低廉,不再需要微控制器,大大减小了节点软硬件复杂度,可实现无线传感器网络节点的快速可重构设计.通过将自适应功率控制和低功耗媒体接入控制机制引入FPGA核,重构的节点大大地降低了功率消耗,充分表明提出的可重构设计方案是有效可行的.     

基于FPGA的高速PCI采集卡设计

提出一种基于FPGA的高速PCI采集卡的设计方案,详细介绍了系统的硬件和软件结构,分析了FP-GA内部各个模块的功能和原理,并着重描述了PCI接口模块IP核的设计.通过将数据采集的控制模块和PCI接口模块集成在FPGA内部,加上采用双口RAM技术,实现了数据高速采集、传输和存储.该系统集成度高、设计灵活、电路简洁、可扩展性好、抗干扰能力强,适用于航空综合检测设备和智能仪器等高速数据采集场合.     

Markov Clustering-Based Placement Algorithm for Hierarchical FPGAs

Divide-and-conquer methods for FPGA placement algorithms including partition-based and cluster-based algorithms have shown the importance of good quality-runtime trade-off.This paper describes a cluster-based FPGA placement algorithm targeted to a new commercial hierarchical FPGA device.The algorithm is based on a Markov clustering algorithm that defines a sequence of stochastic matrices operating on a generating matrix from the input FPGA circuit netlist.The core of the algorithm tightly couples a Markov clustering process with a multilevel placement process.Tests show its excellent adaptability to hierarchical FPGAs.The average wirelength results produced by the algorithm are 22.3% shorter than the results produced by the current hierarchical FPGA placer.     

正交频分复用基带系统仿真及FPGA实现

基于IEEE802.15.3a提案及ECMA-368标准建立多频带正交频分复用超宽带基带系统,主要包括信道编解码、交织和解交织、数字调制与解调、OFDM信号的组帧与解帧、跳频和解跳频. 针对该系统提出了一种采用数字基带跳频和解跳频的多频带实现方案,并对系统的同步问题进行了相关研究. 在Matlab仿真平台上搭建系统并验证系统可行性,在此基础上使用FPGA硬件实现该系统并进行性能测试. 仿真结果表明,建立的多频带OFDM超宽带基带系统硬件平台能够很好地完成数据的发送与接收,并具有良好的传输性能,为系统中其它关键技术的研究提供了硬件实验平台.      

基于FPGA的LED点阵系统控制器的设计与分析

设计了一种基于FPGA器件以FSM方式实现的LED点阵系统控制器模型.该控制器的主要控制逻辑都集中在一个FPCA器件中,控制器的I/O端口可以直接与驱动电路的输入接口相连.控制器与PC监控中心可以用RS-485或以太网口总线形式进行数据传输,通过仿真及下载验证该控制器具有硬件简洁、扩展方便、可靠性高等优点.     

LDPC编码的FPGA实现

低密度奇偶校验码（简称LDPC码）是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据．     

适于消谐模型求解的矩阵乘法器设计与实现

在求解逆变器消谐PWM模型的迭代运算中，需要进行大量的矩阵乘法运算。为了提高运算速度，笔者在论述矩阵运算并行算法的基础上，提出了基于二维正方形心动阵列结构的矩阵乘法器，并研究了二维方阵结构的矩阵乘法器的FPGA硬件实现方法，比较了单处理机乘法器和二维方阵结构的矩阵乘法器的运算速度及所需器件资源，结果表明采用二维正方形心动阵列实现的矩阵乘法器，具有高度并行性和流水线性特点，可使阵列中负载均匀，延时缩短，有利集成度提高，是实现消谐模型求解过程中矩阵乘法运算的较好算法。     

MPC控制器的FPGA实现及其应用

针对先进模型预测控制(MPC: Model PredictiveControl)算法在线求解速度慢的问题, 提出了一种基于现场可编程门阵列(FPGA: Field Programmable Gate Array)的MPC控制器的设计方法。通过电路分析, 设计其定点模型, 采用Verilog硬件描述语言流水线方法进行RTL(Register Transfer Level)级MPC控制器设计, 通过在底层设计矩阵加、 减、乘等运算模块, 实现MPC控制器的FPGA设计。最后以电子节气门(ETC: Electronic ThrottleControl)为被控对象, 通过实时仿真实验, 验证了基于FPGA实现的全硬件MPC控制器的有效性与实时性。