经典Marr-Hildreth边缘检测的量子实现

通过设计高斯滤波和零交叉提取量子线路的方法, 实现量子图像的Marr-Hildreth边缘检测. 该方法中高斯滤波采用量子加法器和量子乘法器实现; 零交叉提取采用量子比较器和辅助模块实现. 理论分析结果表明, 该方法可实现对经典算法的指数级加速, 经典计算机上的仿真结果验证了该方法的有效性.     

基于Grover算法的量子多用户检测

经典的多用户检测技术，其求解最优解的时间复杂度为0(2n)，这是一个NP难解问题．在Pauli算子的基础上建立量子多用户信道模型，给出利用Grover算法的多用户检测解决方法．该算法的时间复杂度为O(√2n)，并且当2n足够大时，其错误的概率趋近于0．     

两点量子元胞自动机全加器电路设计

针对两点量子元胞自动机在信号沿竖直方向进行取反操作时元胞容易发生翻转的问题,提出了一种将信号沿竖直方向的取反操作转移到水平方向的方法,并将此方法运用到两点量子元胞自动机的异或门结构以及基于此异或门结构的全加器电路的设计。利用遗传模拟退火算法对电路功能进行了仿真,仿真结果验证了该方法的可行性和正确性。与利用传统四点量子元胞自动机设计的全加器电路相比,文中设计的全加器电路所需的电子数和量子点数均减少了25%,电路集成度提高了6.2%。"     

经典Canny边缘检测的量子实现

为解决量子图像的边缘检测问题,研究了 Canny边缘检测在量子计算机上的具体实现方法.该方法采用移位、堆叠、加权和并行实现高斯平滑滤波和Sobel锐化操作.针对边缘检测所需的梯度和角度计算,通过引入灰度值的二进制补码描述,设计了符号数的加法、乘法和除法等新的算子.针对边缘检测所需的非最大值抑制和双阈值处理,通过引入量子...     

一种新量子遗传算法及应用

基于量子位测量的二进制量子遗传算法,在用于连续问题优化时,由于频繁的解码运算,严重降低了优化效率。针对这一问题,提出了一种基于量子位相位编码的量子遗传算法。该方法直接采用量子位的相位对染色体进行编码,采用量子旋转门实现染色体上相位的更新,采用Pauli-Z门实现染色体的变异。在该方法中,由于优化过程统一在空间[0,2π]n进行,而与具体问题无关,因此,对不同尺度空间的优化问题具有良好的适应性。以函数极值优化为例,仿真结果表明该方法的搜索能力和优化效率明显优于普通量子遗传算法和标准遗传算法。     

基于BDD的Grover算法仿真

为了解决仿真量子计算过程中复杂性随量子比特数的增加呈指数级递增的问题,采用二项决策图(BDD)表示矩阵算子仿真Grover提出的量子搜索算法.BDD利用矩阵算子在量子计算过程中呈现出的结构化特性,可以高效地压缩存储空间并实现在压缩数据结构上直接进行矩阵的各种运算.利用改进的BDD实现了仿真过程需要的各种矩阵运算,用C++编写的程序对Grover算法的实例进行仿真,最后从多个角度对违反直观的实验结果进行了分析,阐述了量子算法的内在并行性.     

基于真值表演算的四量子电路综合方法

为了能以较小的代价高效地自动构造量子可逆逻辑电路,提出了一种新颖的四量子可逆逻辑综合方法.该方法首先将一个四量子电路的函数表示成真值表的形式;然后利用传统的递归思想,通过对换演算,将四量子电路映射函数的真值表分解成2块相互独立的三量子电路映射函数的真值表;再查找相应的最优三量子电路,直接生成相关电路;最后将对换运算的电路并入该电路,经过局部优化即可生成最终电路.分析结果表明,用该方法综合四量子电路能大幅减少TOF门的数量,平均需要15.74个TOF门,最多只需24个TOF门.同时该算法避免了穷举法所需的时空复杂度太大的问题,便于经典计算机实现.     

一类量子码的组合构造

利用满足一定嵌套关系的2个q~2-元线性码,给出一种构造自正交码的组合方法,并由各成分码的参数确定出所构造的新自正交码的维数和对偶距离下界。进一步用q~2-分圆陪集理论讨论码长n=q~2+1的常循环BCH码。刻画满足所需嵌套关系的2个q~2-元常循环BCH码的定义集合、设计距离和参数,从而由常循环BCH码构造出码长2n的q~2-元自正交码和q-元量子码。这一方法可得到许多距离dq+1的量子码,而这样参数的量子码是用已知的构造方法不能获得的。方法和结果对于构造更多参数良好的量子码以及给出最优量子码的距离下界都具有借鉴作用。     

一个生成组合的新算法

文章发现了一个生成集合{1,2,...,n}的所有组合的新算法,不仅其理论是初等的,且算法程序化特别容易.利用集合{1,2,...,n}的组合与n位二进制数之间的一一对应关系,该算法从n位二进制数00...0开始,仅仅使用当前n位二进制数一次一个地生成下一个n位二进制数,直到得到最后n位二进制数11...1时算法终止....     

量子混合蛙跳算法求解连续空间优化问题

基于量子理论提出一种量子混合蛙跳算法, 该算法采用量子位的Bloch球面坐标编码个体, 利用量子位在Bloch球面上绕轴旋转的方法更新个体, 通过自适应混沌旋转角度算子提高子群内部局部搜索能力, 采用Hadamard门实现个体变异避免早熟, 有效扩展了解空间的搜索范围. 实验结果表明, 该方法优于普通的混合蛙跳算法、 粒子群算法和遗传算法, 具有较高的优化能力和效率, 更适合高维复杂函数的优化.     

一种新的Booth乘法器设计方法

文章在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上,提出了一种具有动态加速浮点乘法运算功能的变基Booth算法,该算法可以在不增加加法器负担的条件下收到较好的加速效果。在一个普通的2输入加法器的支持下,平均加速效果至少好于8基Booth,而面积和速度都优于前者。同目前集中于乘法器中阵列结构的优化方法相比,该文为乘法器优化设计提出了一种新的研究方向。     

一个应用混合基算法的余数系统后置转换电路设计

针对传统的混合基算法在实现余数系统到二进制系统转换过程中的并行性问题,应用改进的混合基算法,研究与设计了一个基于模集合{2n,2n-1,2n+1-1,2n-1-1}的后置转换电路．模2n-1形式的模加法器采用相对简单的实现结构,使设计的电路避免了只读存储器及时序电路的引入,整个后置转换电路完全由简单组合逻辑及加法器级联实现,缩短了关键路径延时,减小了功率消耗,与已有的相同动态范围余数系统后置转换电路相比,性能优势明显.     

一种并行结构有符号乘累加器的设计

本文采用补码分布式算法,简化了有符号数、无符号数以及混合符号数的乘加减运算,通过改进累加器树结构、全加器逻辑电路,设计了一种新型乘累加器结构。通过Altera公司的EP1C3T144C8实现了该乘累加器6个9位有符号操作数的乘累加运算的功能和时序仿真,结果证明了该算法的有效性。该设计解决了常规DA分布式算法系数不能更新和占用大量RAM资源的缺点,可以应用到数字滤波器设计中,也可以作为快速的运算单元应用到DSP数字信号处理器中。     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。     

量子信息处理中Pauli矩阵的应用

以Pauli矩阵为工具,讨论量子比特（Qubit）与量子逻辑门,Hadamard门,量子受控非门等）的有关性质.     

数字逻辑电路设计方法探讨

全加器是算术逻辑运算中非常重要的组成部分,对其深入探索、正确理解有极其重要的意义,通过对全加器的逻辑表达演变,采用不同器件,用多种方法设计出一位全加器,使实验者或产品开发者等在使用全加器时,根据具体条件,选择不同方法完成其功能,以达到对数字逻辑电路设计方法较全面的理解。     

基于半动态电路的32位高性能加法器设计

描述了一种采用半动态电路的32位高性能加法器的设计.设计中改进了现有稀疏树结构中的输出进位逻辑,在此基础上,设计了一种容偏斜多米诺和静态电路相结合的半动态电路,以及相应的多个控制时钟的时序策略.根据几种不同的加法器负载驱动情况,分别设计出不同的电路尺寸.采用SMIC 1.8V0.18μm CMOS工艺,在不同条件下的仿真结果表明,加法器电路取得了良好的性能.     

基于FPGA的流水线珠算加法器设计

在图像处理、数字信号处理等领域需要用到大量加法运算,加法器运算性能对整个系统影响重大。根据操作模型原理,采用珠算算法设计了一个流水结构的并行高速硬件加法器,并在Xilinx Virtex-II的FPGA上实现了设计方案。在FPGA上集成8个处理单元完成并行计算,处理单元运用流水线结构,提高运算频率,并采用数据调度模块解决流水线上“数据相关”问题。仿真结果表明,32位珠算加法器平均运算仅需0.712ns,其速度是32位串行加法器的8.771倍,是32位并行加法器的1.588倍。这对于进一步优化实现硬件乘法器,甚至最终实现硬件除法器提供了研究空间。     

Clifford代数与量子逻辑门

以 Clifford代数为工具 ,讲座量子比特 ( Qubit)与量子逻辑门 (量子非门 ,Hadamard门 ,量子受控非门 ,Toffoli门等 )的有关性质。     

叠加态量子纠错的5位编码

利用叠加态量子纠错思想，设计了由H门和CNOT门实现的5位量子编码纠错线路，实现了在量子Hamming界条件下用最少位的叠加态编码．