基于分集接收技术的可见光接收机前端电路

为了减弱噪声对可见光通信质量的影响,提高可见光通信系统的抗干扰性,基于台积电180 nmCMOS工艺,提出了一种抗噪能力较强的可见光接收机前端电路.电路主要包括跨阻放大器、限幅放大器、直流偏移消除网络和输出缓冲级.输入端对信号进行两路接收,通过印制电路板绘制把外部两个光电二极管相连,对接收到的光电流信号进行等增益合并,合并信号作为输入信号提供给光接收机模拟放大电路,这种设计实现了分集接收技术,提高了光通信系统的信噪比.跨阻放大器采用调节型共源共栅结构,共源结构作为反馈环路,降低芯片的输入阻抗,共漏结构提高了跨阻放大器的带负载能力.限幅放大器采用改进CherryHooper型限幅放大器结构,引入反馈电阻降低级间等效电阻,扩展有效带宽,并通过增加负载电阻为支路提供偏置电流,有效提高了电路的输出范围.测试结果表明,在电源电压为1.8 V、光电探测器等效电容为5 pF时,光接收机的跨阻增益为88 dBΩ,-3 dB带宽为510 MHz,在误码率小于3.8×10-3的条件下实现了600 Mb/s的数据传输.芯片功耗为43.62 m W,整体面积为624μm×823μm,当误码率为10-9时,基于分集接收的光接收机的灵敏度为-11.5 dBm.对比实验表明,分集接收技术降低了可见光通信的误码率,提高了通信质量,因此基于分集接收技术的光接收机有望应用于室内可见光通信系统领域.     

可控增益光电集成光接收机设计

基于IHP 0.25μm SiGe BiCMOS工艺,利用工艺库提供的分束器将入射光信号能量均分给差分电路两侧的Ge波导耦合型探测器,设计了一款应用于高速光通信和光互连领域的增益自动可控型光电集成光接收机.整体电路包括光电探测器、跨阻放大器、两级增益放大器、输出缓冲级、直流偏移消除模块和自动增益控制模块.为解除利用直流偏移消除电路检测峰值电压这种传统方案对消直流电容容值的限制,电路设计了同时具有峰值检测和增益控制功能的自动增益控制模块,并引入放电复位电容来控制采样时间.为了稳定差分电路的直流工作点,并避免引入过多功能模块对电路噪声的恶化,设计了结构灵巧的直流偏移消除电路.同时,为了提升电路带宽,还设计了带射随器反馈的共射跨阻放大器、带简并电容的Cherry-Hooper增益放大器以及可有效降低输入电容对级联电路带宽限制的f_T倍频器.仿真结果表明,在电源电压为3.3 V、输入光功率-10 d Bm的情况下,所设计的光接收机电路增益为80.2 dB?,-3 dB带宽为34.8 GHz,带宽范围内等效输入噪声电流小于35 pA/■.输入光功率在-15～-3 dBm范围内,电路可实现对增益的自动控制,输出摆幅约500 mV,波动小于10%.在40 Gb/s的传输速率下,电路眼图清晰方正,无明显的欠冲与过冲,交叉点清晰,张开度良好,有望用于高速单片集成光接收机中.     

10Gb/s CMOS工艺光接收机前端放大器的设计

本文采用TSMC 0.18μm CMOS工艺,设计了一种应用于SDH系统STM-64(10Gb/s)光接收机的前端放大器。在跨阻放大器中,在共栅前馈结构的基础上加入有源电感,设计了一种宽带的跨阻输入级;跨阻放大器的增益级和限幅放大器核心单元采用三阶交叉有源反馈结构来扩展带宽。     

2.5Gb/s低噪声差分交叉耦合跨阻放大器的设计与实现

本文基于UMC 0.18 μm CMOS工艺,设计了一款低噪声交叉耦合结构的跨阻放大器.该电路由优化的调节型共源共栅(RGC)结构和输出缓冲级构成,其中采用两级共源放大器作为RGC结构的辅助放大器,用于提升电路的等效跨导和带宽.此外,通过优化电路参数以及在输入端引入阶梯型无源匹配网络来进一步拓展带宽和降低电路噪声.测试结果表明,在探测器等效电容为300pF时,所设计跨阻放大器芯片的-3d B带宽为2.2GHz,跨阻增益为61.8d B?,平均等效输入噪声电流谱密度仅为9 pA/(Hz)~(1/2),成功实现了2.5Gb/s的传输速率.在1.8V电源电压下,芯片功耗为43m W,包括焊盘在内的芯片总面积为1×1mm~2.     

零中频接收机的直流偏移消除和自动增益校准

为了精确消除零中频接收机中的直流偏移并快速响应射频接收机增益调整时引入的输入直流偏移变化,提出了一种混合型直流偏移消除电路.该电路结合了模拟型和数字型直流偏移消除技术的优势,在降低输出直流偏移的同时缩短了响应时间.模拟型直流偏移消除电路用于实时地自动消除各级输入的直流偏移,数字型直流偏移消除电路通过自动校准进一步减小接收机的最终输出直流偏移.同时提出了一种接收机增益自动校准电路,能够自动校准零中频接收机I/Q通路的增益失配.采用65 nm CMOS工艺实现了集成直流偏移消除的可编程增益放大器和增益自动校准电路.芯片测试结果表明,放大器最大输出直流偏移为2 mV,增益调整具有严格单调性,自动校准后的输出I/Q增益失配小于0.1 dB.该电路具有响应快、仅需开机自动校准和无需数字基带电路参与等优点,完全满足IEEE 802.11ax-2021等宽带通信接收机的系统要求.     

抗干扰高线性射频前端设计

为抑制干扰和提高电路的线性,采用0.13μm RF CMOS工艺设计了一款无需声表滤波器的射频前端电路系统.该设计采用一种新的带干扰消除环路可变增益低噪声跨导放大器、25%占空比本振信号的无源混频器和互阻放大器架构来实现抗干扰、低噪声、高线性的射频前端.流片和测试结果表明:该电路抑制带外强干扰达20 d B以上,在2.4 GHz可实现44.98 d B增益和2.03 d B噪声系数,同时获得-7 d Bm的输入三阶互调截点和+72 d Bm的输入二阶互调截点,实现了无需声表滤波器和抗干扰特性;整个射频前端供电电压为1.2 V,功耗为36 m A.     

2.5 Gbit/s无电感高灵敏度宽动态范围前置放大器设计

基于0.18μm RF CMOS工艺设计一种应用于无源光网络光接收机的无电感型2.5 Gbit/s前置放大器。该前置放大器主要包括跨阻放大器、单端转差分运算放大器和输出级电路。跨阻放大器基于3级推挽反相器结构,具有高增益和低噪声的特点,提高前置放大器的灵敏度;分析零点补偿原理,设计位于反馈环路之中的虚零点,提高跨阻放大器的工作速率,增加稳定性。提出一种新的具有自适应功能的自动增益控制技术,使得跨阻放大器在不同光输入功率下保持带宽不变,环路稳定,具有宽动态范围特性。研究结果表明:在误码率为10-10,传输速率为2.5 Gbit/s时,该前置放大器的接收光灵敏度高达-29 d B·m,输入最大光功率为2 d B·m,动态范围达31 d B·m;在1.8 V的电源电压下,芯片功耗为30 m W,芯片总面积为1×0.7 mm2。     

一种带消失调电路的高线性度可变增益放大器

基于0.18μm CMOS工艺,设计了1种带消失调电路的高线性度可变增益放大器,在实现增益d B线性连续可调的前提下,提高了放大器的线性度;同时,设计了1种片上滤波器型消直流失调电路,可实时抑制放大器的输出直流失调电压.后仿结果表明,在3.3 V的供电电压下,连续增益动态范围为(-21.5)-21.5 d B,-3 d B带宽为27.5 MHz,在0 d B增益下,输入1 d B压缩点为10.7 d Bm,等效输入直流失调电压标准差为1.831 m V.     

基于CMOS工艺的并联双反馈跨阻放大器的设计与实现

针对传统调节型共源共栅(RGC)跨阻放大器在带宽和增益方面的不足,提出1种可拓展带宽和优化平坦度的并联双反馈结构的全差分跨阻放大器.另外,采用反相器替代共源极辅助放大器来提高增益,减小等效输入噪声电流.输出缓冲级的输入端引入无源电感形成π型网络,以抵消其寄生电容.基于UMC 0.18μm CMOS工艺,制备出所设计的跨阻放大器芯片,并将其压焊在FR-4基材的印刷电路板上.测试结果表明,差分跨阻放大器的-3 d B带宽为3.5 GHz,总跨阻增益达60 d BΩ,工作频带内的群延时波动小于25 ps,平均等效输入噪声电流密度为18.72 pA/√Hz.在1.8 V工作电压下,芯片功耗为32.4 mW,裸片面积为800μm×600μm.     

用于神经信号采集的高PSRR及CMRR植入式模拟前端

针对人体内神经电信号非常微弱、噪声大、环境干扰大等特点,研究与设计了一款应用于神经信号采集的高电源抑制比(PSRR)和共模抑制比(CMRR)的低噪声植入式模拟前端.该模拟前端采用全差分结构来实现模拟前端中的前置放大器、开关电容滤波器及可变增益放大器,使得电路具有较好的电源抑制比和共模抑制比;采用斩波调制技术来抑制电路的低频噪声,并通过带电流数模转换器(DAC)的纹波抑制环路来抑制前置放大器的输出纹波,从而使该模拟前端在具有高PSRR和CMRR的同时能保持低噪声性能.文中采用0.18μm CMOS工艺设计该模拟前端芯片,版图后仿真结果表明,该模拟前端在0.1 Hz~10 k Hz内的等效输入噪声为2.59μV,实现了46.35、52.18、60.02、65.95 d B可调增益,CMRR和PSRR分别可达146及108d B,很好地满足了植入式神经信号采集的要求.     

基于白光LED的可见光通信接收机专用集成电路设计

可见光通信接收机集成电路采用UMC 180 μm标准CMOS工艺设计,与传统光纤通信接收机不同,发射端基于白光LED.接收机电路使用有源电感、后均衡和负米勒电容技术以提升带宽,采用直流偏移消除反馈网络稳定电路直流电平.仿真结果表明,电路-3 dB带宽大约为436.5 MHz,输出稳定增益50 dB,功耗为7.06mW.对比传统分立元件搭建的电路系统,集成光接收机不仅功耗和便携性上有优势,带宽提升也有潜力.     

适用于均衡器系统的高速低失调限幅放大器

基于0.13,μmCMOS工艺,设计了一款适用于均衡器系统的高速低失调电压的限幅放大器.电路设计中采用有源负载电感效应技术来提高系统的带宽;同时,为了优化由器件间失配导致的失调电压,提出了一种改进的失调电压消除技术.通过在负反馈环路中使用18,pF的电容来构建低频滤波器,该技术可以实现22.8,kHz的高通截止频率.蒙特卡罗仿真结果表明,该放大器输出端的直流失调电压均值为78.48,μV,标准差为3.73,mV.工作在1.8,V电源电压下,限幅放大器的带宽为6.0,GHz,增益为24.2,dB,功耗为23.6,mW,版图面积为0.030,6,mm2(170,μm×180,μm).     

CMOS RGC低噪声跨阻放大器

光纤通信系统接收端前置放大器的性能很大程度上决定着整个光纤通信系统的性能.基于CMOS工艺,给出了一个RGC结构的,应用于2.5Gbit/s光纤通信系统的低噪声跨阻放大器的实现方式.RGC结构具有极低输入电阻特性,同时,为了减小输入等效噪声电流和提高-3dB带宽,采用了跨导增大技术和感性峰值技术.采用SMIC的0.18μm CMOS工艺的仿真结果表明该电路具有61.23dB的跨阻增益,2.09GHz的带宽,输入等效噪声电流为9.4pA/(Hz)~(1/2),电路功耗仅为16.2mW.     

红外探测器的读出电路设计

为减少电路功耗和噪声,基于0.35μm n-well CMOS(Complementary Metal-Oxide Semiconductor)工艺,设计了320×240焦平面探测阵列的读出电路。该电路给出了一种新型单级电容跨导放大器,采样保持电路为相关双采样电路。电容跨导放大器采用稳定的偏置电路。该电路每帧图像的输出时间为10 ms,输出图像为100帧/s。     

一种基于叠层电感的25Gb/s 30dB限幅放大器

提出一种采用叠层电感(Stacked Inductor)的25Gb/s 30dB的限幅放大器(Limiting Amplifier,LA),相对于传统限幅放大器,该放大器面积更小.改进的Cherry-Hooper放大器能够解决增益和电压余度(Voltage Headroom)之间的折中问题,因此具有3级级联的该放大器组成了本电路的核心增益级.直流失调消除电路由低通滤波器和放大器组成,同时利用密勒效应实现电容倍增从而节约电容面积.为了在印刷电路板上单独测试LA,将连续时间均衡器以及具有前馈均衡的输出驱动器都集成在本芯片上.该设计采用TSMC 65nm工艺进行流片验证,测试结果表明3dB带宽达到17.5GHz,增益为29.0dB;在电源电压为1.1V的情况下,核心增益级功耗为25.3mW,占用0.072mm2面积.     

一种低功耗恒跨导CMOS运算放大器的设计

文章分析了传统的轨到轨运算放大器输入级电路,设计了一种低功耗、恒跨导CMOS运算放大器。整个电路基于0.5μm标准N阱CMOS工艺进行设计,采用HSPICE工具仿真,在3 V单电源工作电压情况下,功耗约为0.15 mW,当电路驱动3 pF电容的负载时,电路的直流增益达到78 dB,单位增益带宽达到3 MHz,相位裕度为81°,达到了设计的低功耗、恒跨导的要求。     

红外焦平面CTIA型读出电路的设计研究

为了适应红外焦平面(IRFPA)高像素的趋势,设计出面积更小、性能更优的像元电路,选择电容反馈跨阻放大器(CTIA)作为像元电路的电路结构,在CTIA中运算放大器基于共源共栅结构,采用积分电容可选的模式来调整积分时间,并基于电路高像素的需求,优化电路,减小面积.在此基础上,搭建模拟信号通路进行仿真研究,绘制版图,并进行后仿,为读出电路的正确性、可靠性提供保障.优化后的像元电路面积为18μm×18μm,可选积分电容分别为60 fF和400 fF,后仿得到的信号通路输出摆幅常温下为2.03 V,低温下为1.52 V,且低温下的积分噪声为213.6μV,满足设计需求.     

一种具有堆积抑制功能的半导体辐射探测器前端ASIC电路

提出了一种用于半导体辐射探测器读出的CMOS前端电路,该ASIC电路包含电荷灵敏放大器、跨导-电容型脉冲成形器、峰值检测/保持电路和甄别器,后两者结合一些逻辑电路实现了抑制脉冲成形器输出波形尾缘堆积的功能。该电路采用0.5μm、双硅三铝CMOS标准工艺设计,其核心模块电荷灵敏放大器和成形器经过了流片测试。仿真和测试结果验证了该电路的功能。     

2.5 Gbit/s PHEMT前置放大器噪声分析与验证

根据OMMIC公司通过测量得到的0.2μm GaAs PHEMT器件参数模型和噪声模型,设计了2.5 Gbit/s的共源跨阻前置放大器.并根据PHEMT晶体管Y参数下的噪声模型,结合Y参数和ABCD参数下的噪声密度矩阵,分析了电路在带有晶体管噪声源情况下整个电路的噪声电压,得出了共源跨阻前置放大器等效输入噪声电流密度的理论公式.实现了芯片制作,并且对芯片进行了噪声参数的测量,测量结果、仿真结果和理论分析结论在6GHz的频率范围内基本符合.     

用于神经信号检测的低噪声CMOS前端放大器的设计

采用斩波稳定技术设计了一款低噪声CMOS放大器.该放大器用于神经信号的检测和放大,包括调制解调器、rail-to-rail输入放大级、带通滤波器、低通滤波器和振荡器5个模块.其中,rail-to-rail输入放大级提高了电路的输入共模范围,带通滤波器减小了残余失调,整个斩波稳定系统使电路显现低噪声特性.该电路采用TSMC 0.35μm CMOS工艺进行了仿真流片设计,低频等效输入相关噪声谱密度为13.2 nV/sqrt(Hz),开环增益为100 dB,3 dB带宽10 kHz,芯片面积为980μm×450μm.仿真结果显示,基于斩波稳态技术的低噪声放大器可作为一种有效的神经信号检测的前端电路.