FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

同时支持Nand Flash和Nor Flash启动的启动加载程序设计实现

嵌入式系统设计中引入操作系统以实现复杂的控制功能,启动加载程序主要完成操作系统引导启动任务。目前嵌入式系统中主流的启动加载程序都只支持Nor Flash启动,不支持Nand Flash启动。针对Nand Flash和Nor Flash的各自特点,给出了使启动加载程序在启动时自己识别自身所处于何种Flash而采取相应的动作的启动方案。弥补了目前的启动加载程序只支持单一Flash启动的不足,增加了启动加载程序的通用性。     

用Flash单片机对FPGA进行配置的研究

在介绍闪速(Flash)单片机和现场可编程门阵列(FPGA)的基础上，重点研究了用闪速单片机对现场可编程门阵列进行配置的原理与方法，提出了F1ash单片机与进行串行数据传输和并行数据传输的实现方案。其中的硬件是针对应用广泛的AT89系列中的AT89C52 Flash单片机而设计的；而FPGA以AT6002为例，阐述了FPGA的时序要求，并分别对串行数据传输和并行数据传输方式下的比特流进行了详细分析。对配置数据分别存储在内部和外部的存储器中进行了比较，并讨论了配置数据存储的安全性。在一些对空间很敏感的应用中，为了取得更大的空间效益，可以使用具有I2C BUS总线接口的串行存储器。研究表明，用单片机对FPGA进行配置是方便、灵活、有效的，而且切实可行。该方法可以广泛地应用于不同领域。     

基于Flash单片机控制下的FPGA配置

FPGA能够自己控制和改变它的配置，但这也可以由微控制器用一种很巧妙的方法来做到．在配置过程后或者在两个配置循环之间，它可用于其他的目的，并且不可因此而丢失．文章中以Flash单片机ATMELAT89C51为例，分析了可达到节省空间、保护设计或者快速灵活的几种不同的重配置FPGA的方法。     

FPGA通用数字信号处理实验板的设计与实现

设计并制作了以EP2C20Q240C8芯片为核心的FPGA最小系统实验板,该实验板采用两层制版工艺,以EPCS4为配置芯片,具备AS和JTAG两种下载方式。并通过16进制计数器测试实例验证了实验板硬件电路设计的正确性和可靠性。     

FPGA中的非挥发布线开关元素——Flash开关技术的研究

采用ISE器件模拟软件对Flash(快闪)开关进行建模和仿真.通过仿真结果,论证了Flash开关在速度和速度面积乘积上具有优势,可以代替NMOS导通晶体管作为FPGA(现场可编程门阵列)中的布线开关.同时还给出了提高Flash开关性能的方法及在3.3V单电源供电条件下的应用方案.     

基于FPGA控制的NAND Flash存储设计

摘要：为实现大容量存储电路的设计,以FPGA作为控制核心,Flash作为存储芯片,采用组合指令的设计方法,提高控制指令的可靠性,并对其进行有限状态机检测,最大限度防止无效指令;针对存储芯片坏块问题,建立一种快速实时更新的无效块地址列表,将所有无效块地址存储在FPGA内部RAM中,通过地址对比,实现数据的可靠存储。该设计具有一定的通用性,可以扩展到所有类似Flash存储系统中,对其它的电路具有一定的借鉴意义。     

基于MaxⅡ CPLD和Flash实现FPGA的多重配置

随着FPGA芯片密度的增加,需要更大容量的配置芯片也在增长。首先讨论了FPGA的几种配置方式,然后给出了一种通过CPLD和通用Flash存储器实现FPGA的配置的方案,最后给出了系统设计方案、硬件电路图和软件流程。     

QuartusⅡ软件在FPGA技术课程教学中的应用

本文简要介绍了FPGA技术传统的教学方式及QuartusⅡ软件的特点，并通过实例介绍了QuartusⅡ在FPGA技术中的应用。     

基于Nios II的多路高速数据采集存储系统的实现

为了解决多路高速数据的采集与存储问题, 提出基于FPGA(Field Programmable Gate Array)和Nios II软核技术的设计实现方法。将采集的数据和FPGA 的配置数据共享配置存储器空间, 可以节省额外的存储器件,降低系统成本。实验中以EP2C35F672C8 为控制核心、AD7980 为模数转换器、EPCS64 为存储介质, 实现了15 路模拟信号的完全并行采集。该系统可实现对多路ADC(Analog-to-Digital Converter)的并行控制, 从而实现多路信号的并行高速采集。由于采用了软核技术, 使系统具有很高的灵活性和可扩展性。实验结果表明, 此设计为要求成本低、系统升级频繁的工程提供了新的思路。     

基于Flash(闪存)的系统自举设计

基于Flash(闪存)进行自举启动的信号处理系统中,Flash芯片的工作正确与否至关重要。针对如何进行自举启动系统软件设计问题,基于所研制的DSP语音通信系统结构,介绍了系统主处理器———高速定点数字信号处理器TMS320C5410,存储系统软件的闪速存储器M29W400T,着重介绍了存储器的映射原理,基于Flash的系统自启动原理,以及在调试过程中碰到的各种实际问题和提出的解决办法,最后给出实验结果。     

基于NiosⅡ的DDS技术在电磁无损检测中的应用

本文介绍了一种基于NiosⅡ的DDS技术在电磁无损检测分选仪器上的应用。以ALTERA公司的FPGA为硬件平台，根据DDS的基本原理，利用FPGA中可同时运行DDS软核和NiosⅡ处理器软核的优势，提出了一种多通道、高精度、便于采集的DDS设计方案。利用该方法设计的电磁无损检测仪具有精度高、体积小、成本低等优点，可广泛用于各种需要信号发生器的嵌入式产品中。     

DA自适应数字滤波器在FPGA中实现的改进研究

在自适应滤波器的设计中，滤波阶数增加时，保持滤波器的吞吐量成为了设计的难点。文章根据最小均方（LMS）算法自适应FIR数字滤波器的基本原理，介绍了一种改进型分布式算法DA自适应FIR数字滤波器在FPGA中的设计方法。设计在QuartusⅡ中编译、仿真、综合后下载到Stratix FPGA中较好地解决了滤波器阶数增加与吞吐量之间的关系。     

利用UART 对FPGA 进行升级的方法

为节省FPGA( Field Programmable Gate Array) 升级工作的时间和成本,设计了一种利用UART( Universal Asynchronous Receiver /Transmitter) 替代传统JTAG( Joint Test Action Group) 方式升级的FPGA 程序方法,该设计 主要由Xilinx FPGA、UART 芯片、Flash 芯片和串口连接线等组成。通过将MicroBlaze 处理器、ICAP( Internal Configuration Access Port) 、IP( Intellectual Property) 核及UART 控制模块等集成在FPGA 芯片中实现可编程片上 系统的搭建。同时采用MultiBoot 双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA 升级方法,节省升级工作的 时间和成本。本设计具有更新效率高、维护成本低、稳定性高等优点,且可用于FPGA 远程更新。     

基于Flash的分形图形和动画生成技术研究

探讨了在Flash中实现迭代函数系统、图形迭代系统、L系统的思路和方法．重点研究了基于Flash的分形树生成方法，通过把迭代函数系统与Flash中的影片剪辑技术相结合来构造分形树．在此基础上探究了Flash中生成分形动画的两种方法．通过添加鼠标交互、影片运动录制和回放功能以及通过修改参数，实现了舞动的树．     

基于FPGA的多模式步进电机控制器的设计

应用FPGA器件设计了多模式步进电机控制器,描述了应用Ahera公司FPCA编程软件Quartus Ⅱ4.1设计控制器各功能模块的过程以及调试方法,并成功地在FPGA器件上验证了设计的可行性.     

基于国产FPGA的星载Nor Flash控制器设计与验证

为满足航天星载存储系统进一步提高数据传输速率和系统可靠性,降低定制成本等需求,设计了一款基于国产宇航级可编程逻辑门阵列(field programmable gata array,FPGA)的Nor Flash控制器.该控制器针对Nor Flash编程和擦除操作速度较慢等问题,采用了解锁省略策略与增设写入缓冲器编程算法协同优化提高Nor Flash控制指令效率.控制器通过Verilog HDL语言编写有限状态机实现,modelsim仿真结果表明,控制器运作正常.同时,利用ER2C-3000型国产FPGA评估板搭建片上系统(system on a chip,SoC)进行了控制器优化算法验证,在设置工程的系统时钟为10 MHz和连续写入16个字/32字节操作条件下,设计比标准编程算法速度提升约3.5倍,比硬件解锁单字编程算法速度提升约2倍.为进一步提高国产星载SoC存储系统运转效率提供了新的思路.     

嵌入式数字锁相环的设计实现

以应急光通信系统为工程背景，设计一种基于FPGA技术的嵌入式数字锁相环．在论述数字锁相环的工作原理和功能的基础上，详细地给出了数字锁相环中数控振荡器的设计，并给出MAX＋PLUSⅡ环境下的验证结果．该锁相环采用FPGA作为核心器件，在片内实现了大多数逻辑，极大地减少了分立元件的使用，系统性能运行良好．     

Flash课件的单场景内帧的跳转法与多场景的跳转法

相对PowerPoint制作的课件而言，Flash课件具有直观、互动强以及趣味、体积小、可移植性好等诸多优点。Flash课件能够有效地调动学生的学习积极性，激发学生的学习乐趣。因此，在当前的教学过程中F1aSh课件的需求越来越大。但目前，在教学中，教师上课采用的课件大部分仍是用PowerPoint制作的，而采用Flash软件制作的相对较少，原因是老师不知如何设计，他们缺少对Flash课件制作科学的方法。为了使更多的老师能够轻松制作出实用的课件，本文结合自己制作课件的体会谈谈使用Flash制作课件的两种方法，希望对老师们有所帮助。     

基于DSP Builder的低功耗DDS设计及FPGA实现

直接数字频率合成技术在数字通信系统中被广泛采用,在研究直接数字频率合成技术基本原理的基础上,利用FPGA的DSP开发工具DSP Builder对基于正弦八分段线性近似的DDS进行了建模设计,通过仿真分析证明该设计方法的正确性和实用性,并通过QuartusⅡ完成对FPGA器件的配置下载过程。