| 嵌入式数字锁相环的设计实现 |
| |
| 引用本文： | 房晔,周亚滨.嵌入式数字锁相环的设计实现[J].西安工程科技学院学报,2006,20(1):88-91. |
| |
| 作者姓名： | 房晔 周亚滨 |
| |
| 作者单位： | [1]西安工程科技学院电子信息学院,陕西西安710048 [2]西安交通大学机械工程学院,陕西西安710049 |
| |
| 摘 要： | 以应急光通信系统为工程背景，设计一种基于FPGA技术的嵌入式数字锁相环．在论述数字锁相环的工作原理和功能的基础上，详细地给出了数字锁相环中数控振荡器的设计，并给出MAX＋PLUSⅡ环境下的验证结果．该锁相环采用FPGA作为核心器件，在片内实现了大多数逻辑，极大地减少了分立元件的使用，系统性能运行良好．
|
| 关 键 词： | 片上系统 锁相环 数控振荡器 |
| 文章编号： | 1671-850X(2006)01-0088-04 |
| 修稿时间： | 2004年12月15 |
The design and implementation of embedded digital phase-locked loops |
| |
| FANG Ye,ZHOU Ya-bin.The design and implementation of embedded digital phase-locked loops[J].Journal of Xi an University of Engineering Science and Technology,2006,20(1):88-91. |
| |
| Authors: | FANG Ye ZHOU Ya-bin |
| |
| Abstract: | |
| |
| Keywords: | SOC DPLL digital-controlled oscillator |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
