混沌噪声与白噪声对Van der Pol振荡器相位噪声的影响

从描述振荡器的非线性微分方程出发,提出将噪声作为非线性微分方程的一项,通过建立随机非线性微分方程来分析振荡器的相位噪声.并用这种方法,在相同强度下,针对分别为白噪声和混沌噪声的情形,分析了Van der Pol振荡器产生的相位噪声,发现混沌噪声产生的相位噪声要远大于白噪声所产生的相位噪声.通过分析其原因,提出了一些低相位噪声振荡器设计所应考虑的问题.     

飞机巡航近场噪声经验预测方法研究

巡航状态下的机体表面噪声,其声源分为点声源和分布式声源.推进系统噪声中,风扇、压气机、核心、涡轮噪声可视为点声源,采用飞行修正的远场噪声预测方法.喷气噪声和机体噪声(机翼或尾翼后缘噪声、机身湍流边界层噪声)则为分布式声源,采用工程近场的方法进行预测.采用噪声源半经验参数关联模型,发展了巡航条件下的机体表面噪声预测计算方法.该计算方法可以对飞机机体(机身、机翼或尾翼等)外表面声场进行预测,并能够对各噪声源的辐射特性进行计算.以ARJ21-700为例:飞行高度10 000 m,飞行马赫数0.7,对机背表面(纵轴)5个点进行了声场预测.计算结果表明:风扇噪声是巡航条件下的最主要声源,其次为涡轮噪声、后缘噪声以及喷气混合噪声,各观察点的次要噪声源有所不同.     

自动幅度控制电路在射频CMOS电感电容振荡器中的应用及原理分析

分析推导了互补金属氧化物半导体(CMOS)电感电容振荡器的电压振荡幅度与相位噪声的关系.采用自动幅度控制电路控制射频CMOS电感电容振荡器,在0.18μm CMOS工艺下进行Candence SpectreRF仿真,在3.4 GHZ时,1MHz频偏处相位噪声最差值采用自动幅度控制电路为-113.3dBc/Hz,不采用自动幅度控制电路为-105.1dBe/Hz.在不同频率下对振荡器相位噪声仿真结果表明,当频率变化从3.16-3.4 GHz时,采用自动幅度控制电路的相位噪声都低于不采用自动幅度控制电路的相位噪声.由此得出通过控制振荡器振动振幅,提高品质因数,可以降低振荡器相位噪声.     

基于接触电阻的GFET高频等效噪声表征与建模

本文提出了一种石墨烯场效应晶体管(Graphene Field Effect Transistors, GFET)的小信号等效电路模型,该模型考虑了金属-石墨烯界面的内部物理传输现象,即漏极与源极的接触电阻.提出了一种将接触电阻从等效电路中本征和寄生部分分离的方法,接触电阻有效且准确的分离能够模拟其对该器件截止频率fT和最大振荡频率fmax的影响.基于所建立的小信号等效电路,提出了GFET的高频等效噪声电路模型.噪声模型包括散粒噪声、热通道噪声和热噪声,基于这些噪声模型,在500 MHz～30 GHz的频率范围内通过噪声去嵌提取出本征噪声相关矩阵,利用其中的最小噪声系数(NF_min)得到接触电阻以及不同噪声源对高频噪声的影响.最终通过模拟数据与实测数据的验证分析,所提模型能够有效且准确的表征该器件的小信号特性以及高频噪声特性,并且接触电阻的影响不可忽略.     

基于虚拟传递路径分析的商用车加速通过噪声优化控制

为实现商用车加速通过噪声的精准降噪,需要确定各噪声源对通过噪声的贡献量及主要噪声源。针对传统商用车噪声源贡献量分析实验方法效率低、测量成本大等问题,提出一种商用车加速通过噪声虚拟传递路径分析方法。利用有限元仿真模型求解噪声源与响应点之间的传递函数,依据实测声源数据求解各噪声源在响应点处的贡献量。并采用麦克风阵列声源定位技术,定位主要噪声源,验证该方法的正确性。最后依据虚拟传递路径分析结果进行了降噪方案设计及仿真,可达到2~6 dB(A)的降噪效果。     

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

涡桨飞机气动噪声的预估方法

本文对基于气动声学基础理论的涡桨飞机气动噪声预估方法进行了研究,发展了一种增升装置、起落架等机体部件噪声模型,建立了考虑迎角、机翼诱导干扰的螺旋桨噪声源模型,并结合等效噪声源法(ESM)方法考虑机体对螺旋桨噪声的散射,形成涡桨飞机气动噪声预估程序。采用某型涡桨飞机的噪声飞行试验数据进行了对比验证,预估结果相对于飞行结果在适航噪声测量点处的误差不超过2dB,表明了该噪声计算程序具备较高的预测精准度。     

延迟线法相位噪声测试技术研究

压控振荡器(VCO)、YIG振荡器(YTO)等大漂移器件的相位噪声测试一直是测试领域的难题,本文详细介绍了利用延迟线法对该类器件进行相位噪声测试的原理和应用情况。     

250 MHz 时钟产生电路中低抖动锁相环的仿真与设计

提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.     

一种适应PVT偏差的4GHz双重反馈环形振荡器

在分析传统环形振荡器的基础上,设计了一种新型高频、低噪声环形振荡器.采用改进的全开关状态的延时单元和双重反馈环结构,克服了传统环形振荡器振荡频率低、噪声性能差的缺点,可以有效抑制PVT(Pro-cess Voltage Temperature)偏差对频率的影响.采用TSMC0.18μm CMOS工艺参数,电源电压1.8V,功耗为37.5mW.仿真得到在振荡器中心频率为4GHz时的单边带相位噪声为95.6dBc/Hz@1MHz.