基于NIOS Ⅱ软核的数字频率计实现

本文利用Cyclone IV E系列FPGA芯片内部资源及NIOS Ⅱ软核设计完成一款等精度数字频率计,其测频功能利用Verilog语言实现,对测频模块得到的各项数据利用C语言编程实现,并通过实时运算将数据传送给液晶模块.本设计具有测量带宽大、实现面积小、数据传输可靠稳定等特点,并且由于各部分相互独立,两两之间不相互依赖,系统灵活高效.     

基于单片机和CPLD的数字频率计设计

介绍了以89552单片机和复杂可编程逻辑器件（CPLD）为核心的数字频率计的设计．利用CPLD来实现频率、周期、脉宽和占空比的测量计数;采用单片机完成测试控制、数据处理和显示输出．同时,运用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点．实验结果表明,所设计的数字频率计性能稳定、测量精度高．     

多功能自适应数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为5mV,且输入频率范围可达1Hz~200MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

一种增强型宽带数字频率计设计

以FPGA为处理核心,设计了一种增强型宽带数字频率计,不仅可完成频率周期的测量,还可以进行占空比、相位差等测量操作,最小输入电压有效值为10 m V,且输入频率范围可达1 Hz~100 MHz。并利用MCS-51单片机对FPGA测量的原始结果进行后续处理和显示,充分发挥了单片机与FPGA的特长,比传统的软核FPGA方案及CPU方案具有更好的工程实用性。     

基于单片机和CPLD的等精度频率计设计

本文主要论述了利用CPLD进行测频计数,单片机实施控制实现多功能频率计的设计过程.该频率计利用CPLD来实现频率、周期、脉宽和占空比的测量计数,利用单片机完成整个测量电路的测试控制、数据处理和显示输出.     

基于游标法的高精度测频系统设计

为了有效地改善传统测频方法精度低、误差大的问题,提出了一种基于多周期分频段测量法与双游标法相结合的高精度测频方案。可对0.1 Hz—5 MHz范围内的频率信号进行测量。系统通过在Quartus II中用VHDL语言编写脉冲计数及控制模块,并在FPGA芯片内植入NIOS II软核处理器作为系统的控制核心,完成对惯导组件输出的频率信号进行测量。并将测量结果传至上位机进行处理和显示。实验结果表明,系统具有较高的测量精度。同时由于采用软核处理器,大大降低了成本,具有很好的实用价值。     

基于FPGA／SOPC—Nios Ⅱ的频率计数器设计

本设计以Altera FPGA系列Cyclone EP1C6Q240器件为载体,通过SOPC技术构建嵌入式软核Nios Ⅱ处理器平台,运用VHDL语言设计计数模块,利用等精度测量技术完成对1Hz～100MHz周期信号的精度为8×10^-6的周期和频率的测量,同时采用闸门测量技术完成脉宽、占空比的测量,重点介绍了等精度计数模块与SOPC技术的设计与实现的方法．     

基于FPGA的多功能等精度频率计的设计

根据等精度测频原理,本设计克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。选用FPGA芯片通过VHDL编程实现,提高了测频系统的稳定性,可实现频率、周期、脉宽和占空比的等精度测量。仿真和试验结果表明,该系统具有较高的实用性和可靠性。     

自适应快速高精度数字频率计片上系统设计实现

本文提出了一种高精度数字频率计的片上系统实现方案。通过自适应转档提高系统测量精度。通过在边缘频率处的交叠处理解决了系统稳定性问题,提高了频率计的响应速度。通过快速除法器解决了测周法运算速度的瓶颈问题,可实时刷新计算结果。整个系统在保证高精度的基础上可快速获得测量结果。     

基于VHDL语言的数字频率计设计

传统数字频率计由于在高频段受基准时钟频率的限制,其测频精度受到很大的限制.本文应用EDA技术,很好的解决了这一问题.文中论述了数字频率计的设计原理、开发环境、设计步骤、设计框架,以及应用VHDL语言对系统的实现方法,说明了各模块和系统输入输出信号的功用.应用MAX＋PLUSⅡ对系统进行仿真验证,结果表明所设计的数字频率计不但测频精度达到较高的水平,而且能够实现连续不间断测频.     

基于SOPC架构的贪吃蛇游戏研究与设计实现

本文以Xilinx公司SPART3E-XC3S200器件为开发平台，在讨论SOPC技术的基础上，介绍了32位Microblaze软内核的体系结构，详细描述了SOPC方式进行贫吃蛇游戏设计实现的系统硬件电路设计，给出了系统硬件平台结构及C程序流程圈，实现了贫吃蛇游戏设计。     

数字博物馆文物图像真实性再现仿真系统设计

为了解决传统系统噪声抑制能力差、容易出现孔洞缺失、文物图像再现质量差、细节不丰富等问题,设计了一种数字博物馆文物图像真实性再现仿真系统。将Visual C++和VTK当成系统设计平台,利用FSL总线完成对三维重建IP核与Micro Blaze软件间的连接,设计系统硬件结构图。引入聚类思想,通过点云双边滤波器滤除小尺度噪声。针对点云数据三角剖分过程中的孔洞现象进行填补处理。选用B样条函数最小二乘法进行曲面拟合,通过UV映射建立二维纹理坐标,把图像纹理映射至曲面网格,实现文物图像三维重建。结果发现:设计系统展示结果有逼真的细节纹理;得到的三维重建结果信息熵、平均梯度、信噪比和等效系数均较优。     

基于NiosⅡ软核的网络化病人监护系统设计

介绍了利用32位NiosⅡ软核处理器和FPGA芯片来实现网络化病人生理参数监护系统的方法,讨论了硬件系统的基本构成、操作系统移植以及系统软件部分的设计问题。     

软芯夹层圆环板的面内自由振动分析

基于线弹性体理论,得到各向同性材料软芯夹层圆环板面内自由振动的控制微分方程。采用微分求积法(DQM)对软芯夹层圆环板面内自由振动的特征方程及其边界条件在节点上进行离散,研究了其面内自由振动的无量纲频率特性。求解过程使用MATLAB编制的程序进行计算。结果表明:不同边界条件及几何参数对软芯夹层圆环板无量纲频率均有影响,同时也说明微分求积法能有效求解软芯夹层圆环板的面内自由振动问题。本文的研究为求解此类问题的低阶、高阶振动频率提供了一种简便有效的数值方法。     

基于MicroBlaze的FPGA重配置系统设计

介绍了Xilinx FPGA的配置模式和配置原理,提出一种基于MicroBlaze软核处理器的FPGA重配置系统设计方案。该方案灵活简便,具有很高的应用价值。     

基于声发射的超声谐振频率在线监测系统研究

采用基2FFT算法原理编制了快速傅里叶变换程序,利用计算机声卡采集数据,通过测量超声振动系统的声发射信号,实现了超声振动系统谐振频率的在线实时监测。该系统为评价超声加工效果,分析加工过程中的力及其他加工参数对振动系统的影响提供了手段。     

灯泡贯流式机组轴系统的横向自振特性

利用有限单元法，考虑陀螺效应等因素，编制机组轴系统横向振动的自 振频率计算的计算机程序并计算轴系的自振频率．然后，分析油膜刚度以及 轴承座和基础的弹性对轴系自振持性的影响．结果表明：油膜轴承的交叉刚 度、陀螺效应以及轴承座和基础的弹性对轴系的自振特性的影响非常显著； 因此，在计算轴系的自振频率时，非常有必要考虑这些因素的影响．     

基于片上网络资源节点的通信协议研究

为了克服总线架构的SoC设计方法不能有效解决片内多处理器系统的通信问题,应用NoC(片上网络)将计算机网络技术移植到芯片设计中,提出了一种适宜于片上网络资源节点通信的单向总线架构。借鉴以太网数据帧格式定义了数据传输协议,利用软核处理器MicroBlazer作为主资源节点,Flash控制器和RS232串口控制器作为从资源节点,在Xilinx FPGA开发板上验证了单向总线架构的可行性。该总线易于扩展资源节点,可实现主资源节点对两个及两个以上从资源节点的同时访问。实验证明,本设计单向总线结构简单,资源节点易于扩展,提高数据传输速率,增强系统性能。     

基于NiosⅡ远程实验系统的研究与实现

介绍了一种远程数据采集与控制系统,应用于远程一阶RC实验电路中.采用NiosⅡ软核,对现场实验电路进行数据采集和控制,应用程序采用LabVIEW进行编写,构建出一个高性价比的远程测试平台,能方便地测量电路的响应时间,分析系统的动态性能.