一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

一种用于助听器的1-V 110-μW 105.5-dB 20-kHz CT-ΣΔ调制器

设计了一种应用于助听器的4阶连续时间单环单比特量化ΣΔ调制器.采用有源RC积分器实现连续时间前馈环路滤波.通过采用2级AB类放大器同时实现了低电压下积分器的低功耗和大电压输出摆幅.提出了用固定延时锁存比较结果的方法,消除了由量化器的信号相关延时带来的负面影响.调制器采用中芯国际0.13μm工艺,通过仿真显示,在20kHz信号带宽和128倍过采样率条件下,调制器的信号噪声失真比可以达到105.5dB.在1V电源电压下,调制器功耗仅为110μW.     

2-2 MASH结构改进及其FPGA实现

针对多级噪声整形(Multi-stage Noise Shaping, MASH)结构的量化噪声问题,提出一种在传统MASH结构基础上改进的4阶两级MASH结构.首先分析传统MASH结构的原理,指出在输入信号延时处理上的不足,进而给出改进的MASH结构及理论分析.利用Altera公司的Stratix Ⅳ系列FPGA采用自顶向下的方法构建二阶单环调制器模拟部分、噪声抵消单元数字部分和数据处理部分等主要模块实现本文的MASH结构.仿真表明,改进的MASH结构较传统结构减少67%的延时,噪声整形性能比改进前提升9.7%,进一步降低量化噪声的影响.     

Delta Sigma调制器非理想因素建模

提出并构建了开关电容积分器Delta Sigma调制器非理想因素行为级模型,该模型基于Matlab中的Simulink工具,包含开关非线性、时钟抖动、量化器非线件和积分器非线性等调制器非理想囚素,能为电路模块的设计提供精确的设计指标.重点研究并实现一种运放非线性直流增益模型,仿真结果表明它能更有效反映奇次谐波失真.同时综合考虑调制器其他非理想因素,例如采样噪声、开关非线性电阻以及运放参数(色化噪声.增益带宽,摆率,饱和电压),仿真得到其对调制器性能的影响.     

基于MASH 2-1结构的小数分频锁相环的设计与实现

设计并实现了一种3阶多级累加器级联架构MASH 2-1的数字Δ∑调制器.Matlab仿真结果显示该结构具有良好的噪声整型特性.提出了一种基于MASH 2-1Δ∑调制器的II型4阶锁相环,并给出了相应的Matlab仿真及频谱仪测试结果.结果表明锁相环的稳定输出频率符合设计要求.     

改进的降采样速率Leslie-Singh Sigma-Delta A/D转换器

基于降采样速率的Leslie-Singh结构，通过对抽样滤波器中第1级梳状滤波器零点在信号带内的合理安排，使抽样滤波器传递函数Hder(z)的零点得到优化的同时也使第1级噪声传递函数NTF(z)得到了优化，从而使信号带内的量化噪声最小．构造出改进的降采样速率2-0 MASH结构的调制器，在SIMUUNK环境下对此调制器进行仿真．结果表明，优化后的结构不仅解决了采用降采样速率结构所造成的SNR损失问题，比原始Leslie-Singh结构的SNR有所提高．     

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。     

小数分频频率合成器中Σ-Δ调制器设计与实现

介绍了一种应用于小数分频频率合成器的Σ-Δ调制器的设计,该调制器采用三阶级联的MASH1-1-1结构,并利用流水线技术,提高了调制器的工作频率.电路设计采用Verilog HDL硬件描述语言实现,基于QuartusⅡ工具进行测试验证,结果表明,调制器最高工作频率为240.56MHz.最终采用SMIC 0.18μm CMOS工艺,完成了电路版图设计.芯片面积为34 148.5μm2,芯片总功耗为1.284mW,与传统设计相比,面积降低了31.23%,功耗降低了46.14%.     

用于温度传感芯片的开关电容积分器的设计

设计了一种应用于温度传感芯片的全差分开关电容积分器.在温度传感芯片中,Δ-Σ调制器接收温度传感模块输出电压信号,并将模拟的电压信号转换成对应的数字信号.全差分开关电容积分器是Δ-Σ调制器中最核心的元件,它把接收到的温度传感器模块输出的模拟信号转换为数字信号.在开关电容积分器的实际设计中,存在MOS开关的导通电阻和电荷注入、时钟溃通、采样尖峰等非理想因素.本文对这些非理想因素做了详细的分析,设计了一种全差分的开关电容积分器,可以抵消开关电容中电荷注入和时钟溃通带来的电压误差.同时,本文设计了一种全差分共源共栅放大器,可以很好的满足积分器的要求,从而提高整个系统的性能.     

一种MASH结构Σ-ΔADC的指数自适应算法与实现

提出了一种用于级联结构(multi-stage noise shaping,MASH)Σ-ΔADC的自适应算法,并给出了电路实现方式.该算法采用Σ-ΔADC的输出估计输入信号幅度,在不改变噪声传输函数(noise transfer function,NTF)的前提下,通过改变调制器的缩放系数,得到自适应的信号传输函数(signal transfer function,STF),从而使输出信噪比(signal to noise ratio,SNR)在自适应范围内与输入信号幅度保持独立,并给出了具体的实现方法.另外,通过改变调制器最优系数适用范围的方法,将Σ-ΔADC的量化范围提高至满幅.     

宽带多速率通用数字调制器的设计与实现

设计了宽带通用调制器结构,分析了该调制器硬件实现的关键技术,给出了基带脉冲成形数字滤波器、多速率插值的CIC滤波器及时钟信号产生的具体实现方法. 利用矢量信号分析仪对调制器进行了测试. 测试结果表明,该调制器可产生速率为0.5～50.0MS/s的通用数字调制信号,矢量幅度误差和频谱满足通信标准的要求.     

用于射频接收机的三阶多级Σ-△调制小数分频频率合成器的实现

基于TSMC 0.18 μm工艺实现了一款适用于射频收发机的全集成小数分频频率合成器. 设计中采用了三阶MASH结构Σ-Δ调制器以消除小数杂散,为节省芯片面积使用了环形振荡器,同时在电路设计中充分考虑了各种非理想因素以提高频谱纯净度和降低芯片功耗. 仿真结果表明,该频率合成器可以在900 MHz～1.4 GHz的频率范围内产生间隔为25 kHz的输出信号. 在1.2 GHz输出时,偏离载波频率1 MHz处的相位噪声可以达到-106 dBc/Hz, 锁定时间小于10 μs.      

智能涡轮流量积算仪的研制

主要叙述智能涡轮流量积算仪硬件和软件的设计。硬件电路除一般单片机扩展电路外,还设计了输入电路和掉电保护电路。软件设计,为了减少累积误差,对脉冲量处理采用取整存余的方法,为了保证在计数过程中不丢失脉冲,没有采用关闭计数门、取数、清零和打开计数门的传统采样方法,而是采用循环计数器,即采样是在计数不仃止的情况下进行的,这样就不会丢失脉冲。经几次试验,初步表明该样机可以用来作为工业流量计量仪表。     

改进的基于GSM标准二阶多位噪声耦合过采样调制器

提出一个改进的二阶三位噪声耦合过采样调制器, 它将量化器前所有的加法运算移动到第2个积分器的前面, 并通过引入反馈通道和延时输入信号, 使反馈数模转换器的苛刻时序得到缓解。此调制器在0.35m CMOS工艺下设计并生产, 整个调制器使用了两个有源模块。在100 kHz信号带宽和12.8 MHz时钟频率下, 完成了86.4 dB的SNDR和95.8 dB的DR, 3.3 V电源电压下, 消耗9.84 mW。此调制器能满足GSM系统的需求。     

基于SOGI的MMC环流抑制方法

基于模块化多电平换流器的柔性直流输电(high voltage direct current based on modular multilevel converter,MMC-HVDC)系统在电力领域已经占据重要地位,但MMC系统存在环流,会增加开关器件和其他元件的额定容量以及系统损耗,严重影响了MMC的工作特性.为抑制环流,分析了MMC环流中包含的主要高次谐波,针对其中的二次和四次谐波,首先设计了基于二阶广义积分器(second order generalized integrator,SOGI)的多谐波滤波器来提取环流中的谐波分量,其次设计了基于准比例谐振(PR)的环流抑制器.最后在PSCAD中建立了21电平MMC-HVDC模型进行仿真实验,结果表明,与传统的环流抑制方法作了对比,所提出的方法能更有效地抑制环流.     

供应中断下考虑风险规避的物流服务质量控制

考虑风险规避的物流服务集成商(LSI)与提供商(FLSP),研究了供应中断条件下的物流服务质量的控制问题,并建立了供应中断下考虑风险规避的LSI与FLSP的质量-效用模型,求得LSI与FLSP的Stackelberg均衡解.最后,运用M atlab R2013a进行数值仿真,分析了物流服务集成商质量监督努力水平、订单分配比例与主物流服务提供商质量缺陷担保之间的关系,以及相关参数对物流服务集成商效用、主物流服务提供商效用和次物流服务提供商效用的影响.     

CMOS电路的低功耗逻辑综合

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明，这种流程可以降低电路功耗57%，与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.     

基于集成锁相环的BPSK调制器设计与实现

全集成锁相环芯片目前在射频电路中应用很广泛.以集成锁相环ADF4360-8为本振,以双平衡混频器为调制器,实现了220 MHz载波的BPSK调制.在设计中以对影响本振相位噪声高低的主要因素的分析为基础进行电路的设计.为获得更低的相位噪声,在对影响本振相噪关键因素分析的基础上进行电路的设计.完成硬件工作后,使用专用仪器对相噪、BPSK调制EVM等指标进行了测试.测试数据表明采用全集成锁相环的方案达到了设计输入的要求.     

低电压对数域滤波器的低功率性能分析

对线性Gm-C积分器和对数域积分器的功率性能进行了分析，表明对数域滤波器更适合于在低电源电压下的低功率信号处理。计算机仿真结果显示，对数域积分器比线性Gm－C积分器具有更低的失真度。因此，对数域电路适合于低电压低功率的高频率的低失真滤波器设计。     

用软件无线电实现MPSK自适应调制

自适应调制能够根据信道的时变性达到很高的传输速率和进行合理的功率分配.同时,它需要自适应调整调制模式级别M.采用软件方式在DSP板上能够实现MPSK的调制、解调功能和调制模式M的识别,替代在硬件之间进行切换的繁琐模式.调制器根据星座图和已知的调制级别在己存储的波形中挑选对应的调制波形,解调器在信号同步的情况下通过使用最小均方进行解调,同时进行M模式识别.模拟结果显示用软件无线电方式实现MPSK自适应调制是一条简捷快速的途径.特别在自适应调制中加入LDPC(低密度校验码)编码和一种新的结合BP和list-based SI HO解码后,系统性能更为优异.