宽控制可变增益放大器（VGA）电路的设计

宽控制可变增益放大器（VGA）电路,其控制电压范围从OV到3．3V,可控增益范围从-5dB到5dB变化,VGA电路利用了电压控制电阻再控制电流或电压输出,具有线性度高,大信号失真小,应用广泛的优点。     

一种新型电流镜运算跨导放大器的设计

针对传统低压微功耗电流镜运算跨导放大器存在低增益和小摆率的缺陷,设计了一款新型电流镜运算跨导放大器。在不影响电路的静态功耗和稳定性的基础上,该运算跨导放大器采用增益提高(gain-boosting, GB)结构,增大了电路的小信号增益;引入开关型摆率增强(switched slew-rate enhancement, SSRE)结构,提高了电路的大信号摆率。基于UMC 0.11μm标准CMOS工艺进行电路设计和仿真。仿真结果表明：在1.2 V电源电压和10 pF负载电容下,与传统电流镜运算跨导放大器相比,设计的新型电流镜运算跨导放大器的增益提高了47 dB,正摆率提高了11.2倍,负摆率提高了12.4倍。     

美国30所最优大学东亚系中国研究现状的调查与分析

采用SMIC 0.13 μm RF CMOS工艺,设计了一款新型的双频段可变增益低噪声放大器(DBVG-LNA),应用于GSM900/DCS1800双频网络通讯系统中.分别采用多谐振网络和开关谐振网络完成输入输出双频段阻抗匹配,采用共栅旁路管和开关切换电阻完成4挡可调增益,有效地解决变频段和变增益兼容难的问题.另外,采用共源共栅差分对结构获取高隔离度和低二次谐波失真.1.2 V电源电压,版图面积为0.43 μm ×0.65 μm.仿真结果表明,在GSM900频段电压增益20.6~12.7 dB 4挡可调,NF:1.45~2.05 dB;在DCS1800频段电压增益19.3~11.2 dB 4挡可调,NF:1.36~2.55 dB;S11均小于-17 dB.     

宽带直流放大器设计

设计了一种由低噪声仪表放大器INA217和可变增益宽带放大器AD603并辅以适当外围电路构成的宽带直流放大器。当输入电压有效值〈10mV时,电压增益可达到60dB左右,并可实现在0～60dB范围内手动连续调节和5dB的步进调节。输出信号无明显失真时,最大输出电压有效值为4V。输入电阻≥50Ω,3dB带宽为0～8MHz,在0—7MHz通频带内增益起伏≤1dB。此外,该放大器的增益可预置并显示,具有较好的实用性。     

一种3.3 V/0.6μm轨对轨CMOS运算放大器的设计

基于0.6μm CMOS工艺,设计了一种轨对轨运算放大器.讨论了该运算放大器的原理、性能及设计方法,并进行了模拟仿真.此运算放大器采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.其运放的小信号增益为77dB,单位增益带宽为4.32MHz,相位裕度为79度.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.     

应用于OFDM超宽带系统中的0.18 μm Gm-C滤波器和可变增益放大器的设计

设计了一种应用于OFDM UWB系统中的完全采用CMOS工艺的滤波器和VGA.滤波器采用5阶Chebyshev近似、G-mC biquad结构,转折频率为264 MHz,OTA采用伪差分结构以提高滤波器的线性度;VGA采用跨导增强型源级负反馈结构来控制增益,并加入源级负反馈电容进行高频补偿以拓展带宽.采用DC OffsetCorrection电路降低直流失调,并通过数字控制电容阵列(DCCA)来实现滤波器的转折频率的调谐.电路采用0.18μm CMOS工艺,1.8 V电源电压.电路的仿真结果表明滤波器和VGA系统的增益为6~48 dB,可变增益为42 dB,6 dB/step,在输入电压峰峰值为100 mV时THD小于-54 dBc,线性度为-6.35 dBV,噪声系数在通带内小于25 dB,消耗电流为30 mA.     

适用于OTA-C滤波器的高线性OTA的设计

设计了一种适用于OTA-C滤波器的高线性运算跨导放大器(OTA).该OTA采用新型的乘法器输入级,以获得大的线性跨导输入范围;采用一种新的共模负反馈(CMFB)策略,将主放大器输出电压线性压缩后再引入CMFB电路,以改善传统CMFB结构对OTA输出线性范围的限制.在SMIC.35 μm标准CMOS工艺下仿真,结果显示:输入级的线性跨导差分输入电压范围达到了—2～2 V,等效跨导在1 μS时,直流(DC)开环增益达到了76 dB,共模抑制比(CMRR)为140 dB,电源抑制比(PSRR)为144 dB.基于这种OTA设计了OTA-C二阶低通巴特沃斯滤波器.通过调节OTA的跨导,滤波器在1 pf的负载电容下的截止频率从11 kHz变化至419 kHz;当截止频率为100 kHz时输出为3 Vp-p@100 kHz时的总谐波失真(THD)为—47 dB.     

基于0.18μm SiGe BiCMOS工艺的带宽为2 GHz的高精度可变增益放大器

设计了一个高精度可变增益放大器,采用0.18μm SiGe BiCMOS工艺进行前仿真和后仿真.运用电流反馈型闭环运算放大器获得了高精度的固定电压增益,输出级中加入了共模反馈电路,使得输出共模电压可以由外部控制电压在0.8~1.3 V之间进行调节.另外,先进的补偿网络可以对工艺偏差进行校准,使其带宽达到2 GHz;为了实现增益可调,采用了无源R-xR网络实现步长为2 dB的精确衰减,最终使得增益在数字信号控制下以2 dB步长在-0.93~39.19 dB范围内可调.整个系统结构简单,增益控制方便.     

基于55 nm CMOS工艺的可变增益放大器

为了实现5G通信系统中高数据传输速率的要求,满足宽带条件下接收信号幅度的大动态范围变化,基于Global Foundries 55 nm CMOS工艺提出一种宽带且增益大范围线性变化的可变增益放大器.在该可变增益放大器中,采用改进型Cherry-Hooper放大器结构使其动态范围和电路带宽有效扩展,并利用晶体管的可调谐特性,在不使用附加电路的前提下使增益变化具有良好线性,解决了CMOS电路中放大器增益与控制电压非线性变化的难题,同时添加低截止频率的高通滤波器,消除可变增益放大器的直流偏移,并降低其误码率.版图仿真结果表明,在-33.4～46.9 dB的超宽动态范围内实现增益线性变化,3-dB带宽对应的频率达到1.89 GHz(0.000 12～1.9 GHz),可变增益放大器芯片(核心区域,不含焊盘)面积仅为0.006mm~2.该可变增益放大器指标完全满足目前5G宽带通信系统的要求.     

一种基于SiGe BiCMOS的高性能运算跨导放大器的设计

绍了一种基于SiGe BiCMOS工艺,可用于开关电容电路的全差分运算跨导放大器(OTA)。在信号通路中使用复合达林顿连接以达到高增益和大带宽。用Cadence Spectre仿真,在电源电压为3.3 V、电容负载为1.1 pF时,此放大器可提供89 dB的低频直流增益,相位裕度为54°,单位增益带宽为2 GHz,功耗为19.8 mW,差动输出摆幅为2.4 V,差动输入参考噪声功率谱密度为3.2 n(V(Hz))。在闭环反馈因子β=0.5时,此放大器达到0.01%的精度所需要的建立时间约为2 ns。     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

高增益、恒跨导Rail-Rail CMOS运算放大器设计

设计和研究了一种高增益恒跨导Rail-Rail CMOS运算放大器,输入级采用工作在亚阈值区的互补差分形式输入结构。与以往输入结构相比,不仅使输入共模电压达到Rail-Rail,而且降低了工作电压,提高了电源利用率。利用电流开关的作用使输入跨导在输入共模范围内恒定。中间级为MOS差分结构,并且同向驱动输出级使其具有推挽特性。采用嵌套米勒频率补偿使运算放大器稳定。整个电路采用华虹0.35μmCMOS工艺参数进行设计,工作电压为3.0 V。利用OrCAD HSPICE仿真结果显示,在10 kΩ电阻和5 pF电容的负载下,运算放大的直流开环增益为110 dB,相位裕度为70°,单位增益带宽为45 MHz。     

UHF power amplifier design in 0.35μm SiGe BiCMOS

A two-stage power amplifier operated at 925 MHz was designed and fabricated in Jazz' s 0.35μm SiGe BiCMOS process.It was fully integrated excluding the inductors and the output matching network. Under a single 3.3V supply voltage,the off-chip bonding test results indicated that the circuit has a small signal gain of more than 24dB,the input and output reflectance are less than- 24dB and-10dB,re- spectively,and the maximal output power is 23.5 dBm.At output power of 23.1 dBm,the PAE(power added efficiency)is...     

一种改进跨导运放的采样保持电路

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65 v快速稳定.该采样保持电路基于0.5 μm 2P3M CMOS工艺,使ADC达到了10位,40 MHz的性能,一级采样电路在3.3 V的电压下其功耗为6 mW.     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

一款应用于LTE移动终端的射频功率放大器设计

基于WIN InGaP/GaAsHBT工艺,设计了一款应用于LTE移动终端的射频功率放大器。工作在AB类偏置状态,由三级放大电路级联构成,并带有温度补偿和线性化的偏置电路。芯片版图面积为1410×785μm2,电源电压为3.4V。仿真结果显示:功率增益大于30.1dB、1dB压缩点输出功率为31.2dB.m,在Band38(2570～2620)MHz内,输入回波损耗S11小于-15dB,S21大于30.1dB,输出回波损耗S22低于-25dB,1dB压缩点输出功率的功率附加效率高达36.6%。     

Zigbee接收机内嵌CMOS程控增益放大器设计

针对低中频结构Zigbee接收机,设计一个CMOS程控增益放大器,在低功耗下实现了宽dB线性动态范围和高线性度。程控增益放大器提供70dB数字控制的线性动态范围,增益步长为2dB,增益误差≤±1dB,工作带宽1MHz～3MHz,最大增益时IIP3为1.86dBm,功耗3.14mW。采用SMIC 0.18 CMOS工艺,供电电压1.8V。     

一种实现末位校正的Pipelined ADC设计

设计了一个基于CSMC 0.5um 2P3M CMOS工艺的Pipelined ADC 。改进了末位量化的算法,通过对最低位的输出进行校正来消除误码,提高转换的精度。并优化设计了全电路的OTA模块,在增加一级单元的情况下,控制功耗为75mW。在3.3V电压供电的情况下,可以处理2V范围的输入电压,无杂散动态范围（SFDR）达到67.1dB。     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.