DDR2 SDRAM控制器的FPGA实现

龙芯SoC第一版本(ICT-E32)中集成的是SDRAM控制器,但鉴于SDRAM性能的限制,使其成为提高龙芯SoC性能的瓶颈.为了进一步提高龙芯SoC性能,在新一款中集成了DDR2控制器.因为DDR2采用了新技术,使其实现相对于SDRAM更为复杂,因此预先在FPGA上对其进行实现,以方便对其在整个SoC设计中的集成.目前,该控制器已经通过功能仿真,并在Xilinx公司的Virtex-4系列FPGA上得以实现.     

基于FPGA的图像数据缓存控制器设计

介绍了SDRAM存储器的工作原理及其特点,给出了以大规模可编程逻辑器件FPGA为核心、SDRAM为缓存的高速图像数据缓存控制器的设计.该控制器实现了对SDRAM接口以及读写FIFO的时序控制,并通过在SDRAM存储器内部切换帧的方法大大提高了图像数据的传输效率.     

SDRAM控制器设计及信号测试

分析了同步动态随机存储器的特点和控制原理，实现了一种基于现场可编程门阵列的SDRAM控制器的设计方案，给出了一种利用嵌入式逻辑分析仪SignalTapⅡ分析测试SDRAM信号的方法。     

基于FPGA的以太网与E1网中的同步动态随机存储控制器设计

为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.     

基于Wishbone SoC总线接口的高性能SDRAM控制器

介绍了一种基于Wishbone SoC总线接口的SDR SDRAM控制器的设计及在FPGA上的实现,对影响其性能的关键因素做了分析.与同类的设计相比,该控制器使用高性能、简单灵活、可复用性高的片上总线接口对SDRAM的控制命令进行了完全的封装,可以进行无限长的Wishbone总线猝发传输,并自动插入刷新操作,当一次传输跨越不同的Bank和Row时,自动插入等待周期并进行切换,可达到很高的存取效率.     

四目立体测量图像同步采集存储系统的设计

运用四目立体测量技术实现具有复杂曲面形状物体的逆向设计,在航空、航天、汽车和造船等工业领域具有广泛需求。设计了用于四目立体测量的图像同步采集存储系统,采用FPGA作为控制器,利用Camera Link接口连接摄像机和FPGA,触发采集、传输图像数据;采用外部动态随机存储器SDRAM和FPGA内部FIFO相结合缓存图像数据;采用USB2．0接口芯片实现FPGA与计算机数据通信。利用软件ModelSim完成系统各功能模块时序逻辑仿真,实验结果表明系统能够完成四目立体测量图像同步采集存储任务。     

片上系统中外部存储控制器的设计与优化

针对片上系统(System on Chip,SoC)中多主设备、多猝发操作的访问特点,提出并实现了一种新的片内总线访问外部存储器的结构,并对核心模块的设计与优化进行了分析.该结构通过分割传输方式使内部总线平均利用率提高了29%~34%;并且,通过对SDRAM控制模式的动态切换有效地降低了外存读写延迟和功耗.     

视频图像处理系统中SDRAM控制器的FPGA实现

为实现视频图像处理系统中图像数据的实时处理,使用大容量的存储器完成数据缓存是必不可少的一个环节。针对SDRAM的工作原理及时序特性,现提出一种在FPGA芯片上实现SDRAM控制器的方案。根据实时图像数据传输速率的要求,SDRAM的操作模式配置为全页突发读写及自动刷新操作模式,将各个操作进行模块化设计并由一个总状态机控制。整个设计采用Verilog实现。实验结果表明,该控制器在视频图像处理系统中实现了本文所提出的数据高速缓存的功能,并具有读写效率高、控制简单、价格低廉等特点。     

TH-MNSS:一个新的海量网络存储系统体系结构

基于FC的SAN存储设备一般采用阵列控制器方式实现,但该方式具有可扩展性和兼容性不好等缺点.提出了一个新的海量网络存储系统体系结构:TH-MNSS,采用商业化的硬件部件、适应性的软件系统实现了海量网络存储器,它具有高可扩展性、高性能价格比、高兼容性等优点.     

视频解码数据存储控制算法的改进研究

文章提出了一种数字电视信源解码片上系统（SoC，System on a Chip）存储系统的设计方案。通过分析系统中各种任务访问SDRAM的特点以及估算所需带宽，提出了视频数据的存储映射方法以及各种任务的时间片划分与总线仲裁算法。实验结果表明，利用此方法实现的解码芯片可以很好满足实时解码的要求。