应用于SAR ADC的高能效电容阵列DAC

电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压移位技术,电容阵列DAC没有产生能耗;在之后的比较周期中,由于采用电荷共享和电压单调降低技术,电容阵列DAC产生了很少的能耗.仿真结果表明,相比于传统的电容阵列DAC结构,文中提出的高能效电容阵列DAC结构可降低99.22%的能耗,节省75%的面积.     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.     

一个采用新颖的混合电容切换模式的SAR ADC设计

提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列, 无需任何额外的稳压电源和电容补偿阵列, 通过差分电压自身的互相补偿, 实现共模电压的稳定。利用上述技术, 基于0.18 μm的CMOS工艺实现一个转换速率为50 MS/s, 分辨率为10-bit的SAR ADC。设计过程中采用开窗逻辑, 减小了比较器输出信号到DAC 控制信号的传输时间; 采用包含自适应延时逻辑的比较环路, 缩短了SAR ADC低位比特的转换时间。测试结果表明, 所设计的SAR ADC在50 MS/s 的转换速率下, 可以实现57.31 dB的SNDR, 1.81 LSB的INL以及0.98 LSB的DNL。     

一种超低功耗模数转换器的设计与仿真

为了降低电子终端设备的功耗,文中提出了一种基于C-2C电容阵列DAC的超低功耗SAR ADC。首先,通过使用C-2C电容和三电平转换方案,文中的电容阵列DAC转换能耗相比传统结构降低99.41%,面积减少87.2%。接着,采用基于动态逻辑的逐次逼近寄存器（SAR）和两级全动态比较降低SAR ADC整体功耗。最后,SAR ADC在180nm CMOS工艺下进行设计与仿真。仿真结果表明:在1V电源电压,100kS/s的采样频率下,ADC的信噪失真比（SNDR）为61.59dB,有效位（ENOB）为9.93位,总功耗为0.188W,品质因素（FOM）值为1.9fJ/Conv.-step。文中设计的超低功耗SAR ADC适用于低功耗电子终端设备。     

电容阵列开关时序优化在A/D转换器中的应用

欲提高逐次逼近式A／D转换器的精度，常受到内部DAC（Digital-to-Analog Converter）结构参数误差等因素的制约，同时A／D转换器的低功耗问题亦受到关注．为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度（INL，integral nonlinearity），引入INL bounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化．通过引入预增益级和Latch级，改进了内部比较器的结构，降低了静态功耗，提高了转换精度和工艺的可靠性．仿真结果表明，设计ADC的分辨率可达14bit，其1NL提高2倍以上，功耗8．25mW．该设计可利用0．6μm2P2M标准的CMOS工艺实现．     

一种低复杂度逐次逼近型模数转换器设计与仿真

为了降低模数转换器(ADC)复杂度和功耗,基于低复杂度电容阵列数模转换器(DAC)参考电平切换方案,设计了一种低复杂度逐次逼近型模数转换器(SAR ADC).电容阵列DAC中电容采用双参考电平结构,降低电路的复杂度;比较器采用低复杂度两级动态结构,降低功耗;移位寄存器采用低复杂度动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用低复杂度互补金属氧化物半导体(CMOS)反相器结构,减少晶体管数量. SAR ADC电路的仿真结果显示:在电压为1.0 V和采样频率为100 k Hz时,SAR ADC功耗为0.45μW,有效位(ENOB)为9.99 bit,其单步转换功耗为4.4 f J.该SAR ADC指标满足低功耗的要求,适用于便携式、植入式、穿戴式和无线传感器节点等低功耗电子终端.     

电容式微机械加速度计闭环系统的零偏

为解释电容式微加速度计闭环系统零点不惟一的特殊现象,对其力学模型和电路特性进行理论分析,推导了闭环输出、零偏、零偏重复性、检测盲区宽度等公式,建立新的静平衡模型.通过零偏与预载的关系实验,定量分析了零偏不重合度、零偏重复性等,并对实验数据进行误差分析.该静平衡模型揭示了动齿的运动规律,证明检测盲区宽度和零偏重复性成正比,成功解释了两个零点问题.指出提高零偏重复性指标的方法,对于微机械结构的设计、预载的选择也具有指导意义.     

基于泰勒估计的主瓣干扰抑制方法

当有源干扰进入主瓣时，传统自适应波束形成的方向图会在主瓣内出现严重波形失真，主瓣内形成零陷，旁瓣电平陡增等问题。为此，利用泰勒估计获得真实协方差矩阵的估计，通过特征分解构建特征投影矩阵，构造旁瓣零陷加深的凸优化模型求解自适应阵列权值矢量，最后将此抑制干扰的方法和基于阻塞矩阵预处理与基于特征投影预处理等两类预处理方法进行实验仿真及性能对比，从而证明了基于泰勒估计的主瓣干扰抑制方法的优点。     

基于预充电模型与低频采样的直流支撑电容器电容辨识方法

直流支撑电容器是列车牵引变流器的重要组成部分,主要用于整流器的输出电压滤波与稳压,并保证逆变器的高效运行。电容是衡量电容器剩余使用寿命的重要指标。在恶劣的工作环境中,电容的减小速率往往比预期更快,准确、有效地对电容进行估计是直流电容器状态监测的必要条件。然而,在轨道交通应用中,中间直流环节电压传感器的信号噪声波动幅值与纹波分量波动幅值几乎相同,导致现有电容器状态辨识方法对电容的辨识误差明显上升。针对此问题,提出一种基于预充电模型与低频采样的直流电容器电容估计方法。首先,对预充电过程进行分析,建立离散数学模型以减少噪声的影响。在此模型基础上,推导电容器电容的计算公式,采用带噪声估计的RELS算法进一步减小噪声影响并获得模型参数的准确估值,进而对直流支撑电容器电容进行精确辨识。最后,在dSPACE平台上验证该方法的快速性和鲁棒性。研究结果表明：该方法可以在较低的采样频率下实现电容的准确计算;与现有估计方法相比,该方法在地铁等轨道交通场合具有较大优越性。     

基于阻抗匹配的IPT系统调谐电容特性

针对阻抗不匹配引起感应电能传输系统谐振频率不稳定的问题,提出了用于动态调谐的三电容组态阵列,分析了谐振电容与系统频率的关系以及电容阵列的容值分布、范围、输出精度,并采用遗传算法对三电容阵列的电容值进行优化.仿真实验结果表明,文中所提出的三电容阵列可获得较宽的输出电容范围及较高精度的可调电容值,适用于对输出电容值范围及可调精度要求较高的系统.     

一种考虑数据截尾的非参数软件可靠性模型

通过分析数据截尾对软件可靠性模型的影响，建立了一种考虑数据截尾的非参数软件可靠性模型，为的是克服一般参数模型假设约束过紧的问题，并能在估计失效率的同时估计残存缺陷数．同时，提出了基于非参数统计的软件失效率单调下降性检验方法，在加权核函数估计中引入数据截尾率作为加权系数和优化参数，并用失效率单调下降约束下的加权核函数方法来估计失效率和残存缺陷数．模拟试验和实例分析表明，所提模型可以较好地处理截尾数据，给出残存缺陷数的合理估计，其失效率估计精度较高，不低于较好的传统模型．     

基于E类放大器的新型无线电能传输控制策略

E类放大器是磁共振无线电能传输(wireless power transmission,WPT)系统中常用的高频电源,其开关效率是评价WPT系统整体性能的关键指标.针对E类放大器中开关器件的效率和电压应力与负载的紧耦合关系导致其输出效率的不稳定,根据锂离子电池的充电特性和E类放大器的输出效率特性,选用合理的谐振补偿网络结构,提出了一种通过电容和电感阵列实现E类放大器零电压开关状态的主动控制策略.结果表明:在20 cm气隙条件下实现了功率输出为1.1 kW、逆变部分效率高于95％以上的WPT系统实验,大大提高了采用E类放大器的WPT系统的稳定性,验证了所提出控制策略的有效性.     

适合SoC应用的片上集成输出电容快速响应LDO

提出了适合SoC应用的片上集成输出电容快速响应低压差线性稳压器（LDO）。通过使用一种新颖的双向非对称缓冲器,消除了由LDO传输元件寄生电容产生的右半平面零点。该零点的消除不仅提高了LDO的稳定性,而且可以有效拓展其单位增益带宽,从而改善瞬态响应性能。基于该缓冲器的LDO,其相位裕度大于55°,单位增益带宽可达1.7MHz,在负载电流以50mA/μs的速度阶跃变化时输出电压变化量小于100mV。     

二维DOA估计中麦克风阵列优化设计

在DOA估计中,往往事先假设麦克风阵列的结构,然后通过改进DOA估计方法来提高定位精度,忽视了麦克风的摆放位置对 DOA 估计性能的影响。基于此,针对二维 DOA 估计,提出改进遗传优化算法,将空时滤波器系数和麦克风阵列结构分开,构造由二维 MUSIC空间谱函数欧式距离和优化后阵元个数共为变量的适应度函数,以 DOA 估计精度为停止条件,对均匀矩形阵、均匀圆形阵和均匀同心圆阵开展优化设计。仿真结果表明,采用所提方法优化后的阵列取得了较好的DOA估计性能。     

一种用于高速高精度DAC的数字校准方法

提出了一种适用于14bit 200MHz数模转换器的数字校准电路模块.在非校准状态,该模块仅仅将输入数据进行相应的编码转换,在校准状态时,该模块不仅对输入信号流进行编码转换,还提供额外的校准控制信号,用来控制DAC中模拟电路进行校准.该模块采用SMIC CMOS 0.18μm 1P6M工艺,电源电压为1.8V.最终芯片测试结果表明,在200MHz工作频率下,该模块能够将数模转换器的SFDR最大提高27dB.     

基于深度卷积神经网络的DOA估计

针对现有均匀线阵远场窄带非相干多目标估计算法对低信噪比、少快拍情况适应性差、运算复杂度高，以及现有深度学习方法难以有效提取数据复值特征的问题，提出基于深度卷积神经网络的波达方向估计方法。该方法将波达方向估计问题转换为阵列输出协方差矩阵到目标到达角度的逆映射问题，利用阵列输出协方差矩阵的Hermitian特性，提取其上三角阵的实部、虚部及相位特征，构造网络的输入数据，搭建包含三维卷积层的深度卷积神经网络用来提取数据特征，网络的标签对应目标的到达角度，从而实现多个信源的波达方向估计。试验仿真表明:该方法可以充分提取空间特征，提高波达方向估计精度并降低算法复杂度。所提方法在低信噪比、少快拍数的情况下，其估计精度明显优于MUSIC、ESPRIT以及ML算法。     

基于中心对称圆阵的不相关源和相干源的DOA估计

基于中心对称的圆阵,提出了一种针对不相关源和成对相干源的波达方向(DOA)估计方法.这是一种分两步估计的方法,首先利用阵列流形的唯一性条件估计出不相关源;然后通过构造中心对称的阵列流形来去除不相关源的干扰,同时达到去除成对相干源相干性的目的.这种方法简单有效,由于直接在阵元空间进行估计而不需要进行波束变换,因此具有较高的估计精度.仿真实验结果验证了该方法的有效性.