双导层结构横向功率器件的导通电阻模型及应用研究

横向高压器件是智能功率集成电路的核心器件,而漂移区结构参数是影响器件导通和击穿性能的重要因素。为此,提出了LDMOS三种经典结构的导通电阻模型并研究了漂移区结构参数对导通电阻的影响,它们分别是:Single RESURF,Double RESURF,Dual conduction layer结构。然后借助这些模型研究了漂移区掺杂浓度、漂移区长度、漂移区厚度对器件导通电阻的影响。利用MATLAB计算相同器件参数下模型的解析结果。对比模型的解析结果和仿真结果,发现解析结果和仿真结果基本一致,证明了解析模型的正确性。     

带有p型岛的超低导通电阻绝缘体上硅器件新结构

为了减小绝缘体上硅(SOI)器件的比导通电阻,提高器件的击穿电压,提出一种带有p型岛的SOI器件新结构.该结构的特征如下:首先,漂移区周围采用U型栅结构,在开启状态下,U型栅侧壁形成高密度电子积累层,提供了一个从源极到漏极低电阻电流路径,实现了超低比导通电阻;其次,在漂移区引入的氧化槽折叠了漂移区长度,大大提高了击穿电压;最后,在氧化槽中引入一个p型岛,该高掺杂p型岛使漂移区电场得到重新分配,提高了击穿电压,且p型岛的加入增大了漂移区浓度,使器件比导通电阻进一步降低.结果表明:在最高优值条件下,器件尺寸相同时,相比传统SOI结构,新结构的击穿电压提高了140%,比导通电阻降低了51.9%.     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长...     

槽栅槽源SOI LDMOS器件结构设计与仿真

为了提高SOI(silicon on insulator)器件的击穿电压,同时降低器件的比导通电阻,提出一种槽栅槽源SOI LDMOS(lateral double-diffused metal oxide semiconductor)器件新结构.该结构采用了槽栅和槽源,在漂移区形成了纵向导电沟道和电子积累层,使器件保持了较短的电流传导路径,同时扩展了电流在纵向的传导面积,显著降低了器件的比导通电阻.槽栅调制了漂移区电场,同时,纵向栅氧层承担了部分漏极电压,使器件击穿电压得到提高.借助2维数值仿真软件MEDICI详细分析了器件的击穿特性和导通电阻特性.仿真结果表明:在保证最高优值的条件下,该结构的击穿电压和比导通电阻与传统SOI LDMOS相比,分别提高和降低了8%和45%.     

低压VDMOSFET的设计与研制

对击穿电压为60 V,导通电阻为10 mΩ VDMOSFET进行了优化设计.给出了外延层电阻率,外延层厚度,单胞尺寸等的优化设计方法和具体值.提出了多晶硅场板结构的终端理论和终端设计,使该器件既满足指标要求又能最低限度的降低成本.     

薄层SOI场pLDMOS击穿机理研究

为了解决薄层SOI(silicon-on-insulator)场LDMOS(laterally diffused metal oxide semiconductor)击穿电压偏低,容易发生背栅穿通的问题,提出一种基于场注入技术的薄层SOI场pLDMOS(p-channel lateral double-diffused MOSFET).通过建立该场pLDMOS的穿通机制数学模型,分析了其4种击穿机理:背栅穿通、沟道横向穿通、横向雪崩击穿和纵向雪崩击穿.仿真结果表明,场注入技术穿过厚场氧层向下注入硼杂质,通过控制注入能量和体区浓度获得浅结深,从而提高器件对背栅穿通的抵抗力;优化的沟道长度和埋氧层厚度分别消除了沟道的横向穿通和纵向雪崩击穿;双层场板结构调制器件表面电场分布,避免了器件过早地横向雪崩击穿.在优化器件相关结构参数和工艺参数基础上,成功基于1.5 μm厚顶层硅SOI材料研制出耐压300 V的场pLDMOS.相比较于常规厚层场pLDMOS器件,顶层硅厚度由大于5μm减小到1.5 μm.     

沟槽深度对UMOS功率器件电学性能的影响

采用0.35μm工艺设计制造了新型UMOS功率器件,芯片集成了数千个UMOS沟槽并使之并联,以获得高的击穿电压和大的工作电流.研究发现,沟槽深度对器件的工艺参数及其导通电阻、漏电流、阈值电压、击穿电压等电学性能都有影响,且最终影响量产中的良率.实验表明,在相同的工艺条件下,沟槽深度为1.65μm(试验范围为1.60~1.95μm)时,Φ200 mm晶片的良率可达98%以上,器件导通电阻约8.2 mΩ,源漏击穿电压稳定在34 V以上,正常工作电流可达5 A,开启电压和漏电流也稳定在要求范围内.     

650V高压型超结结构MOSFET器件设计与性能研究

功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)作为绝缘栅控制的开关型器件,因其功率大,驱动简单,应用越来越广泛。采用深槽刻蚀填充技术设计的650 V高压型超结结构MOSFET器件,主要应用于汽车充电桩等电源管理,力求在保持参数不变的前提下,优化导通电阻。通过工艺仿真技术测试功率MOSFET器件的性能,研究了槽偏移距离以及掺杂浓度对导通电阻和击穿电压的关系。结果表明,槽偏移会导致超结部分的电荷不平衡,槽偏移不论正负,只要是在同一水平位置,那么两者的总电荷数就是不同的。在柱宽不变的情况下,随着浓度的增加,其击穿电压和导通电阻都缓慢下降,并且导通电阻随着掺杂浓度的提高而降低。本研究对半导体领域器件设计优化和提升具有一定的参考意义。     

槽栅结构SiC材料IGBT的仿真及优化分析

运用半导体物理理论和功率器件模拟软件（SILVACO-TCAD）,研究了新型宽禁带材料SiC槽栅结构IGBT功率半导体器件的电学特性,模拟了不同厚度和掺杂浓度漂移层和缓冲层的IGBT器件的阈值电压、开关特性和导通特性曲线,并分析了漂移层和缓冲层厚度及掺杂浓度对电学特性的影响。结果表明,当SiC-IGBT功率器件漂移层和缓冲层厚度分别为65 μm和2.5 μm,掺杂浓度分别为1×10¹⁵和5×10¹⁵cm^-3时,得到击穿电压为3400 V,阈值电压为8 V。     

漂移区槽氧高压SOI-LDMOS器件模型

为了获得SOI-LDMOS器件耐压和比导通电阻的良好折衷,提出了一种漂移区槽氧SOI-LDMOS高压器件新结构．利用漂移区槽氧和栅、漏场板优化横向电场提高了横向耐压和漂移区的渗杂浓度．借助二维仿真软件对该器件的耐压和比导通电阻特性进行了研究,结果表明该器件与常规SOI—LDMOS结构相比在相同漂移区长度下耐压提高了31％．在相同耐压下比导通电阻降低了34．8％．     

染料掺杂的向列相液晶智能调光器件的开关态特性

提出了一种染料掺杂的向列相液晶智能玻璃器件的制作过程,并研究了它的开关态特性.先在上下两基板（ITO）上涂覆聚酰亚胺取向层,将液晶平铺在下基板上,再用带有密封胶框的上基板沿同一摩擦取向方向与下基板压合,制得向列相液晶器件.未加电场时,液晶在取向层的作用下形成平行与基板的多畴排列状态;施加电场后,液晶逐渐在电场作用转向,由平行于基板的多畴排列状态转变为垂直于基板的单畴排列状态,可见光在液晶器件中由散射转为透射,由关态转为开态,从而实现其明暗的切换.染料浓度与驱动电压共同影响器件的透射率.器件开关态阈值电压随器件厚度的增大而增大,在染料液晶浓度5%,盒厚30m时,器件的阈值电压为5 V,饱和电压为15 V,此时智能玻璃的透射率最高,明暗切换特性越好.     

温度和外加电场对水分子团簇影响的分子动力学模拟

应用分子动力学（MD）模拟方法研究了温度从273～373K，电场强度从0-2×10^10V／m时水分子团簇的热力学性质、微观结构和动力学性质．研究发现，内能与温度成正比与电场强度成反比，通过分析径向分布函数，我们得知，温度升高使水的氢键作用减小，外加电场增加使氢键作用增强，使水的有序程度加强．水的自扩散系数随温度升高而增大，随电场强度的增加而减小，且在低温时，有电场时水的自扩散系数是无电场时的十分之一．     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

基于改进型泊松-玻尔兹曼方程的电渗流建模与分析

建立了双电层的离子分布模型，基于经典Poisson-Boltzmann(PB)方程和改进型MPB(modified Poisson Boltzmann)方程对不同浓度和激励电压的离子分布进行了理论研究.结果发现在电压高于0.4V，且自由离子浓度小于10^-4mol/L时，双电层内部的扩散层厚度存在较大的误差.这直接导致了基于Debye长度模拟电渗流运动与实际观测不符，主要因为Debye-Hückel公式具有线性关系不适用于仿真高电压条件下的电渗流运动.因此借助非线性MPB方程求解扩散层厚度，更能精确得到正、负电极宽度为500μm，间距为25μm，在±1V，500Hz电信号产生的最大电渗流速度为1034.31μm/s.     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

VDMOSFET终端场板的设计考虑

对最基本的场板结构,通过理论推导,深入讨论了场板下氧化层厚度与击穿电压、氧化层玷污所带正电荷电量之间的关系;又给出了场板长度值与击穿电压和P*区结深之间的关系,为VDMOSFET的结构设计和工艺实施提供了理论的依据。     

SOI双槽隔离结构的耐压特性

理论推导了绝缘体上硅(SOI)双槽隔离结构的耐压模型.该模型表明,在SOI双槽隔离结构中,因隔离氧化层压降的不均衡,高压侧隔离氧化层提前发生介质击穿,从而导致SOI双槽隔离结构的临界击穿电压小于理论值.增大沟槽纵横比和减小槽间距可以减弱隔离氧化层上压降的不均衡性,提高SOI双槽隔离结构的临界击穿电压.Sentaurus器件仿真软件的模拟结果和华润上华半导体有限公司0.5μm 200 V SOI工艺平台下的流片测试结果均证明,减小槽间距和增大沟槽纵横比是提高双槽隔离结构临界击穿电压的有效方法,同时也证明了该耐压模型的正确性.     

非匀强电场对颗粒污垢的抑垢特性

目前,电场抑垢研究兴趣集中于电场对碳酸钙晶体形貌的改变,电场对已成垢的颗粒是否有抑垢作用鲜有研究。针对电场颗粒污垢抑垢机理不明的问题,提出非匀强电场颗粒物污垢抑垢模型,解释了电场对流体管道内污垢颗粒存在抑垢作用。电场60V至180V、频率50Hz、颗粒质量100条件下研究结果表明:匀强电场并不会使颗粒产生抑垢作用,颗粒污垢在非匀强电场受到介电泳力（）,改变原本运动轨迹,达到抑垢的效果。随着电场强度升高,碳酸钙颗粒受到的从,升至。硫酸钙受到的从升至。碳酸镁颗粒受到的升至。电场强度对多种污垢颗粒产生的,是影响抑垢效果的关键因素。