DX发射机调制通路故障两例

DX发射机是美国哈里斯公司生产的全固态数字调幅中波发射机,它采用哈里斯公司专利的数字幅度调制技术:输入的音频信号经由模拟输入板进行处理后,在A/D转换器中转换成12比特的数字字序列,这个数字字序列被称谓"数字音频"信号,由A/D转换器输出的"数字音频"并行送入7块调制编码板,通过调制编码器转变为224个射频功率放大器的开关控制信号,各射频功率放大器的输出在合成器中进行叠加.     

串联比较式编码器

本文介绍一种串联比较式编码器。它可用作多路脉冲编码调制通讯机中的编码调制器。编码器的输入信号为６４千赫重复频率,脉宽为７微秒的调幅脉冲。输出是二进数字形式的脉冲给,每码组码数为６个。文中分析了影响这种编码器的精度和速度的因素,并给出了线路和实验结果。     

采用 Chen-M(o)bius 斜正交性的保密通信系统设计与仿真

为克服传输线带宽受限的困难,利用Chen-M(o)bius变换生成的函数族的斜正交性设计一种高速保密的通信系统,并通过DSP Builder仿真平台验证了通信系统的正确性.采用高速A/D转换将各种信号都转换成数字信号,然后将串行的数字信号转换成N位一组的并行信号,每位信号(1或0)用一个特殊变换函数族的逆变换波形进行编码.输出时,这N位(或N个)编码波形是直接叠加在一起,从一条传输线上输出的,而在接收端,这些输出的信号被同时输入N个并行的信号判别端.每个判别端生成一个特殊变换函数的正函数信号与送入的N个编码波形的叠加进行正交积分运算,判别出每一位的数字信号.     

采用Chen-Mbius斜正交性的保密通信系统设计与仿真

为克服传输线带宽受限的困难,利用Chen-Mbius变换生成的函数族的斜正交性设计一种高速保密的通信系统,并通过DSP Builder仿真平台验证了通信系统的正确性.采用高速A/D转换将各种信号都转换成数字信号,然后将串行的数字信号转换成N位一组的并行信号,每位信号(1或0)用一个特殊变换函数族的逆变换波形进行编码.输出时,这N位(或N个)编码波形是直接叠加在一起,从一条传输线上输出的,而在接收端,这些输出的信号被同时输入N个并行的信号判别端.每个判别端生成一个特殊变换函数的正函数信号与送入的N个编码波形的叠加进行正交积分运算,判别出每一位的数字信号.     

Turbo-DFH编码调制与迭代译码

将Turbo码与差分跳频(DFH)技术相结合,提出了一种新的Turbo-DFH编码调制方法.Turbo-DFH编码器由2个频率转移函数通过一个随机交织器并行级联而成,译码器采用迭代结构译码.针对Turbo-DFH系统的特点,提出了修正Log-MAP算法,用于迭代结构中子译码器的软输出计算.仿真结果表明,由于采用了随机编码和软输出迭代译码,Turbo-DFH系统的误比特率性能较采用传统纠错编码和误跳纠正算法的DFH系统有明显改善.     

一种高效的JPEG2000位平面编码器设计

针对JPEG2000 芯片实现时的硬件复杂性和编码效率低的问题,通过分析编码所需状态变量的产生机制,得到了一种最高有效位(MSB)检测电路,它能使状态变量实时产生.同时,在 3 个通道编码时引入列快速扫描电路,它在清除通道编码中设计了游程编码和0编码的流水实现电路,最后得到了位平面编码器 0冗余时钟设计.将此方法用于实现三通道并行的位平面编码器时,相对于单通道的跳点跳列,其运算速度可提高2倍,逻辑电路节约50%,而对于64×64像素的码块,存储器节约20 kb.     

信道编码方法分析与循环码编、译码实现

介绍了循环码编译系统的特点。从一个(15,6)循环码编译实验系统入手,分析研究其编、译码实现方法,并在仿真软件QUARTUS II上具体实现。在实验中,输入6位信息码元CDIN,经编码器编码后,可得到码长为15的输出信号CDOUT,信道无错码条件下,把CDOUT作为译码器的输入。     

自适应格状编码调制

介绍了多维格状编码调制 (MTCM)及其自适应格状编码调制的设计方法 ,并模拟了固定码率TCM与自适应TCM在衰落信道中的误码性能     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

反射型光纤信号干涉调制器

利用光纤传输系统中菲涅耳反射所产生的反射回波和多光束干涉效应设计了一种反射型光纤信号干涉调制器.实验中从X型光纤耦合器输入端输入光波,从输出端输出光波并入射到晶体表面上.将调制信号以电压形式加载于压电陶瓷管用共伸缩振荡来控制光纤端与晶体表面间距离,光信号在光纤端面与晶体表面发生菲涅耳反射产生的回波发生多光束干涉效应,实现对反射光的调制,从光纤耦合器的回波端输出被调制的回波光信号.这种光纤信号调制器主要针对光的振幅调制,实验中获得调制度约为44%,信噪比约为13 dB,带宽约为200 kH z.具有价格低廉、调制度高的特点,可应用于光纤传输信号的调制及信号斩波等.     

WCDMA系统上行扰码算法的优化及其实现

针对WCDMA系统上行扰码中信号处理能力弱的问题,提出一种将1位串行输出电路转化为8位并行输出电路的算法,并与1位串行输出、2位并行输出和4位并行输出在资源面积、处理速度等方面进行比较,数据比较表明8位并行输出电路可以显著提高系统的信号处理能力.通过与文献(王文焕.用FPGA实现WCDMA下行扰码[J].现代电子技术.2002(2):62-63)在硬件及软件仿真两个方面的对比发现,该文算法的处理速度提高到原来的8倍.使用FPGA板实现该算法的硬件电路,且对此电路进行测试,结果表明该电路可以实现预期功能.     

树突的信号整合

在神经系统的信息处理过程中,神经元的基本功能是将突触输入的信息编码为特殊类型的动作电位输出至下一神经元.在此过程中,由数千突触输入引起的突触电位整合为单一的膜电位变化.随着电学记录和成像技术的日臻完善,树突在神经元信号整合中的功能日益突现出来.树突的膜电学特性及其形态结构决定了神经元的输入-输出关系,并决定了突触可塑性诱导的方式.因此,树突的信号编码赋予了单个神经元在特定网络中的计算功能.     

JPEG2000全并行位平面编码器的VLSI设计验证

研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路...     

一种用于高速高精度DAC的数字校准方法

提出了一种适用于14bit 200MHz数模转换器的数字校准电路模块.在非校准状态,该模块仅仅将输入数据进行相应的编码转换,在校准状态时,该模块不仅对输入信号流进行编码转换,还提供额外的校准控制信号,用来控制DAC中模拟电路进行校准.该模块采用SMIC CMOS 0.18μm 1P6M工艺,电源电压为1.8V.最终芯片测试结果表明,在200MHz工作频率下,该模块能够将数模转换器的SFDR最大提高27dB.     

不同编码激励的超声气体流量测量性能对比

对比研究了13位巴克码、2周期7位m序列(均为二进制相位调制)和线性调频3种典型脉冲压缩编码激励下,超声流量测量系统的性能.对接收信号进行脉冲压缩处理后,测得流速与横河1.0精度等级的涡街流量计读数比对,以评估其测量性能.结果表明,m序列激励下脉冲压缩输出旁瓣远高于理论值,而巴克码和线性调频激励时,旁瓣与理论值相差不超...     

基于AWGN信道下 Turbo码在静止图像传输系统中的应用

数字图像经压缩后，在噪声信道中传输时很容易受到干扰，需要采用有较强纠错能力的信道编码来提高可靠性．给出高斯白噪声信道(AWGN)下静止图像传输系统结构，其中信源编码采用矢量量化编码，利用LBG算法生成码本，使用分裂法生成初始码本；信道编码采用Turbo码．简要介绍由两个并行级联的递归系统卷积编码器和一个交织器组成的Turbo码编码器，由两个软输入软输出译码器串行级联为主体的Turbo码译码器的结构及原理；并详细介绍用于Turbo码译码的Log-MAP算法．应用MATLAB仿真软件，给出3种情况下的仿真结果：无信道编码；信道编码采用卷积码(2，1，6)；信道编码采用生成多项式为g=(7，5)8，码率=1／2，交织长度为63630，软输入软输出算法采用Iog-MAP算法的Turbo码．仿真结果表明，当Turbo码应用于有噪声的静止图像传输系统时，其性能优于卷积码，不仅提高整个系统的可靠性，还节省了系统发射功率．     

用于语音子频带编码的编解码器的设计与微处理机实现

本文基于Z-80微处理机设计并实现了一种适于语音子频带编码(SBC)的自适应差值脉码调制(ADPCM)编码器,在发送端,编码器把并行输入的16比特二进制数字信号压缩为3比特或4比特码字;在接收端,解码器将其恢复为原来的16比特,选择了最佳参数,3比特与4比特数编码分别能获得25和33分贝的信噪比,用不超过二十片集成电路实现的硬件编码器,以 Z-80A CPU作为算逻单元(4兆赫主频),对每一样值的处理时间小于3200个时钟周期,可接受的输入采样频率高于1200赫兹,能够用于语音(8000赫兹采样)八子频带实时编码,增加外部硬件乘法器可以大大提高编码器的处理速度,使可接受的输入采样频率大于4000赫兹,因此能够用于语音两子频带实时编码,文中对这种编码器的基本算法,阶步参数、计算机仿算和硬件实现进行了详细讨论。     

MIMO通信系统中基于星座扩展的脏纸预编码方法

预编码技术是提高多输入多输出(muhiple-input multiple-output,MIMO)无线系统容量的有效措施,提出了一种基于星座扩展的脏纸编码(dirty paper coding,DPC)方法,通过结合网格编码方法中的分集思想,在编码过程中加入星座扩展,利用大星座图冗余编码比特,能够在不消耗额外系统带宽的基础上实现系统容量提升.在发射信号相对应的扩展星座子集中寻找与归一化噪声最接近的星座点,将该星座点与归一化噪声的差值作为编码信号.该方法可以避免THP(Tomlinson-Harashima precoding)在对称取模过程中带来的性能损失,尤其是在低信噪比环境中.通过链路仿真,验证了基于星座扩展的DPC方法具有实现复杂度低、能够和相移键控调制技术相结合、提升系统容量的优点.     

双通道可重构14 bit 125 MS/s流水线ADC

提出了一种双通道可重构14 bit 125 MS/s流水线模数转换器(ADC).该双通道14 bit ADC可工作在并行双通道14 bit 125 MS/s、时间交织14 bit 250 MS/s以及求和15 bit 125 MS/s三种模式.为抑制通道间失配误差的影响,提出一种数模混合前台校准技术.为减少ADC输出端口数目,数据输出由高速串行数据发送器驱动,并且其工作模式有1.75,2,3.5 Gbit/s三种.该ADC电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,测试结果表明,对于相同的10.1 MHz的输入信号,该ADC电路在14 bit 125 MS/s模式下的SNR和SFDR分别为72.5 dBFS和83.1dB,在14 bit 250 MS/s模式下的SNR和SFDR分别为71.3 dBFS和77.6 dB,在15 bit 125 MS/s模式下的SNR和SFDR分别为75.3 dBFS和87.4 dB.芯片总体功耗为461 mW,单通道ADC内核功耗为210 mW,面积为1.3×4 mm~2.     

基于FPGA的多功能函数发生器

以C8051F040高性能单片机、AD9850和Altera Cyclone EPIC3T144 FPGA为核心,由控制模块、信号产生模块、放大模块、调制模块、键盘及LCD显示等模块组成的系统.实现了频率范围为20 Hz-20 MHz、步进为10 Hz.电压峰～峰值为6 yopp的正弦波信号输出;用FPGA产生的1 kHz的调制信号控制AD603放大器增益实现模拟幅度调制(AM)信号输出;根据调制信号幅度改变AD9850频率控制字实现模拟频率调制(FM)信号输出;用FPGA实现了2ASK和2PSK数字调制信号输出.