低功耗肖特基整流器件用200 mm高均匀性硅外延层生长工艺

200 mm硅外延片是肖特基器件的关键支撑材料,但是大尺寸硅外延层生长面临反应面积大、易受热流场扰动影响的问题,导致采用传统外延工艺始终未实现预期目标。利用Centura外延炉,在200 mm的硅单晶衬底上化学气相沉积(CVD)了结晶质量良好且高均匀性的外延层,外延层厚度不均匀性1. 0%,电阻率不均匀性1. 1%,无滑移线、雾等缺陷。实验利用光学显微镜、傅里叶变换红外光谱仪(FT-IR)、汞探针电容-电压测试仪(Hg-CV)等测试设备分别研究了外延层的表面形貌、厚度和电阻率等参数。通过精确调节外延炉内的热场和流场分布,结合设计附面层杂质稀释、基座浅层包硅等技术,解决了参数一致性与稳定性问题,实现了高质量200 mm的硅外延层。     

VDMOS功率器件用200mm硅外延片工艺研究

200 mm尺寸的硅外延片是制备VDMOS功率器件的关键材料,其均匀性、结晶质量等材料技术指标与器件耐压、正向导通特性等电学性能密切相关,因此对大尺寸外延层的参数控制水平提出了严格要求。但由于反应区域面积较大、涉及反应因素条件较多,传统外延工艺下边缘参数偏离目标值5%～10%,无法满足器件要求,各项工艺条件的配合度成为亟待解决的技术问题。通过外延系统流场和热场的优化,可将外延片内的厚度和电阻率不均匀性控制在3%以内,并且结晶质量良好,实现了高质量200 mm硅外延片的生长。     

薄层高阻硅外延制备工艺研究

轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性1.5%,电阻率不均匀性2%的研制目标。     

一种重掺衬底上生长硅外延层的工艺研究

随着肖特基势垒二极管对反向击穿电压一致性指标要求的进一步严格,对所需重掺衬底的硅外延层厚度和电阻率参数的均匀性指标提出了更高的要求。同时,为满足肖特基势垒二极管低正向压降的性能,对外延层过渡区宽度的控制难度加大。使用PE-2061S桶式外延炉,通过综合采取低温本征法、变流吹扫及低速外延沉积等工艺手段,成功实施了重掺衬底上窄过渡区硅外延层的生长工艺,硅外延层厚度和电阻率不均匀性均达到1.5%的要求,而且过渡区宽度可以1.6μm。     

CVD法制备高质量硅外延片的工艺研究

本文采用化学气相沉积(CVD)法在单晶硅衬底上沉积硅外延层,同时研究了沉积工艺对外延层电阻率和厚度的影响规律。研究发现采用H2气变流量吹扫后可以有效抑制非主动掺杂,提高外延层电阻率的均匀性;衬底表面气流边界层厚度会对外延层的沉积速率有显著的影响。通过对沉积工艺的控制可以得到电阻率和厚度均匀性良好的硅外延层。     

15.24 cm外延材料厚度均匀性控制研究

利用LPE-3061D平板式外延炉制备硅外延片,实验研究了流场分布对外延生长速率、厚度及其均匀性的影响,在外延制备过程中通过运用流场和热场控制、基座浅层包硅、变流量吹扫、快速本征生长、二次外延等工艺手段并且加以有机组合,提高了外延层参数的一致性。     

Applied Materials Centura系列单片式硅外延炉的先进性研究

随着半导体元器件制造要求的不断提高,对硅外延片的质量要求也不断提高。一方面,为了改善硅外延片的厚度和电阻率均匀性,硅外延炉从多片式逐步转向单片式发展;另一方面,硅外延片的尺寸从小尺寸(4英寸)向大尺寸(8英寸、12英寸)发展。鉴于面向大尺寸的单片式硅外延炉将是未来主导硅外延材料生长的主流设备,对AppliedMaterialsCentura系列单片式硅外延炉的先进性进行分析,分别介绍其设备结构、工艺性能、产量效率等特点,进而提出一些可能需要改进的方向。     

汞探针容-压法硅外延测试

大量分立元件和集成电路是在硅外延片上制造的。外延层的电阻率及其分布情况极大地影响着元件的电参数:n/n~ 外延层电阻率太高会使h_(FE)和f_T的峰值电流降低;n/p外延层电阻率太高会使p-n结隔离线性电路bs穿通,外延层电阻率太低又会降低击穿电压;而采用n~-/n/n~ 结构的外延片制管以解决大电流h_(FE)和击穿电压之间的矛盾时,更要求测准n~-层的厚度和n层的电阻率。目前生产厂广泛采用三探针测外延层电阻率,     

N型硅外延片表面状态对肖特基接触的影响

本文采用化学气相沉积(CVD)方法,利用平板式外延炉,在5英寸111晶向,2×10-3Ω·cm重掺As衬底上,生长N/N+型硅外延;试验中采用电容-电压方法,利用汞探针CV测试仪,通过金属汞与硅外延片表面接触形成肖特基势垒,测试势垒电容并转换为外延层载流子浓度和电阻率,实现对外延层电阻率的测量。在此过程中,我们研究了自然氧化、H2O2水浴、紫外照射三种氧化方法,处理硅外延片表面,形成10~15A的氧化层,并对比分析了三种氧化方法所形成的硅外延片表面状态,以及对电阻率测试结果的影响。通过实验对比,H2O2水浴方法,获得的硅外延片表面最为稳定,重复测试标准差±1%。     

桶式外延炉吹扫工艺改善外延层电阻率均匀性的研究

随着硅外延片在器件制造领域应用的不断扩展,对用于制作器件的外延片的要求也越来越高,其中最重要的是准确控制外延层电阻率及其均匀性。由于衬底自掺杂与系统杂质因素的影响,使得外延层电阻率的控制十分困难,同时电阻率均匀性也大大降低。通过对外延生长过程中外延层表面气体边界层的原理进行分析,提出了变流量吹扫工艺,减少边界层中杂质浓度,制备出电阻率均匀性好的外延片。     

低阻硅TSV高温工艺中的热力学分析

针对低阻硅TSV热力学研究的空白做出了相应的仿真分析.首先介绍了低阻硅TSV转接层的加工工艺,接着基于实验尺寸,在350℃工艺温度下,模拟了低阻硅TSV的涨出高度及应力分布.不同于铜基TSV,低阻硅TSV的涨出区域主要集中在聚合物绝缘层的上方.为了减小低阻硅TSV的涨出高度及热应力,分别对工艺温度、表面SiO₂厚度、低阻硅TSV的直径、高度、间距和BCB绝缘层厚度进行了变参分析.结果表明,减小BCB绝缘层的厚度及高度以及增加表面SiO₂厚度是抑制低阻硅TSV膨胀高度及减小热应力的有效方法.      

机械刻槽深埋电极太阳电池中二氧化硅层的制备

结合实验室制备机械刻槽深埋电极太阳电池的工艺过程及实验结果，给出二氧化硅层参数的最佳设计及制备方法．实验结果表明，1000℃氧化温度下采用干-湿-干氧化法，经过70分钟可生长350nm～450nm厚的二氧化硅层．这不仅大大缩短了高温氧化时间，降低了生产成本，而且氧化层的质量和厚度也能满足器件和工艺过程的要求．     

La0.7Sr0.3MnO3外延膜厚度引起的电阻率变化

不同厚度的La0.7Sr0.3MnO3(LSMO)外延薄膜被沉积到立方相的LaA lO3(001)单晶衬底上,XRD测试结果显示,LSMO外延膜的结构是单相的,具有与衬底相同的晶格取向;随着膜厚的增加,LSMO外延膜的晶格经历应变到驰豫的变化.电阻测量显示,应变驰豫的薄膜(较厚的薄膜)有较大的电阻率,这与该膜中缺陷浓度增加有关.此外,也对生长在不同单晶衬底上的LSMO外延膜(厚度相同)的结构和电阻进行了对比研究.     

温场对CZ硅单晶氧含量和径向扩展电阻均匀性的影响

利用测量熔体温度、液流模拟、红外吸收和扩展电阻探针研究了温场对硅单晶的氧含量和径向扩展电阻均匀性的影响。高温场中整个熔体的温度梯度与重力方向一致,矮温场中只有上部熔体的温度梯度与重力方向一致,而下部熔体的温度梯度与重力方向相反。高温场中整个熔体有热对流,矮温场中只有上部熔体有热对流。高温场中生长的单晶的氧含量明显高于矮温场中生长的单晶。高温场中生长的硅片,径向扩展电阻分布有中央平坦部分、剧烈起伏部分和边缘波纹起伏部分,矮温场中生长的硅片无剧烈起伏部分。这一部分可能是熔体中泰勒柱与热对流区之间的切变层是高氧熔体造成的。     

基于偏最小二乘回归的高炉铁水硅含量模型

在高炉炼铁过程中,常用铁水硅含量[Si]来衡量铁水的质量和表征高炉的热状态,即用铁水硅含量反映高炉炉温.将偏最小二乘回归方法应用于预测硅含量[Si]中,在高炉炉况相对稳定的条件下,得出影响硅含量[Si]的因素为风量和喷煤,与冶炼专家的经验相符.利用包钢6号高炉的数据,建立铁水硅含量[Si]的回归模型,该模型对高炉炉温预测的准确度达到87.61%,对在线监测高炉硅含量具有一定的实用价值.     

功率VDMOSFET外延层参数的优化选择

本文推导出外延层穿通击穿情况下均匀掺杂外延层电阻率和厚度的关系式,及使外延层理想比电阻ρW取最小值时电阻率和厚度的精确表达式。从比导通电阻最小的要求考虑,提出了优选外延层参数的方法,计算结果表明,此法优于传统方法和C.Hu方法,可使VDMOSFET的比导通电阻达到最小值。     

Investigation of silicon on insulator fabricated by two-step O+ implantation

In this paper, we investigated the dose window of forming a continuous buried oxide (BOX) layer by single implantation at the implantation energy of 200 keV. Then, an improved two-step implantation process with second implantation dose of 3×10¹⁵ cm^?2 was developed to fabricate high quality separation by implanted oxygen (SIMOX) silicon on insulator (SOI) wafers. Compared with traditional single implantation, the implantation dose is reduced by 18.2%. In addition, the thickness and uniformity of the BOX layers were evaluated by spectroscopic ellipsometry. Defect-free top Si as well as atomic-scale sharp top Si/buried oxide interfaces were observed by transmission electron microscopy, indicating a high crystal quality and a perfect structure of the SOI fabricated by two step implantation. The top Si/BOX interface morphology of the SOI wafers fabricated by single or two-step implantation was also investigated by atomic force microscopy.     

多热源合成SiC传热规律

对多热源合成SiC冶炼炉的温度场进行了数值模拟,研究了冶炼炉内的温度分布、热流强度以及温度梯度的动态变化规律,揭示了多热源合成SiC的传热传质规律.研究表明,由于多热源之间的屏蔽作用与热能叠加作用,导致多热源合成SiC技术比Acheson单热源炉的单炉产量提高48.1%,特、一级品率提高30%,节能10%以上,并且杜绝了单热源生产中频繁喷炉事故,使生产更安全.     

宝钢4号高炉炉衬温度场数学模型及分析

以宝钢新建4号高炉炉衬结构为原型,以多类边界条件处理边界传热问题,建立了炉衬结构三维温度场数学模型.基于该模型,分析了炉衬温度场分布,讨论了炉内渣皮形成与脱落的温度条件和冷却热负荷对炉衬温度场的影响.结果表明,在炉身中下部和炉腹、炉腰部位炉衬内表面到冷却板前端的100mm范围内是炉衬耐材易损区和渣皮形成区;在1300~1450℃炉气温度范围内易于形成稳定的渣皮层,而1450℃以上区域渣皮的形成与稳定取决于该部位的冷却负荷;保证铜冷却板长期使用的最低水流量需不小于6t/h.     

30伏P沟VDMOS场效应管的设计

对于IRF7705型30伏P沟VDMOSFET进行了结构优化设计.给出了该器件的纵向结构和横向结构参数及材料的物理参数.较系统地分析了VDMOSFET的几个重要参数,重点讨论了P沟VDMOSFET的外延层电阻率、外延层厚度、N体区扩散浓度以及各个参数之间的关系,对该类器件的实际生产有一定的指导作用.