基于单位阵的循环移位构造LDPC码的研究

高码率LDPC码的性能研究正日益受到信道编码界的关注，在许多带宽受限的信道环境下提高码率是提高信息传输速率的有效途径之一．这里通过对基于单位阵的循环移位矩阵构造LDPC码方法的研究，从理论上系统分析了此种构造方法．仿真结果表明，该LDPC码的构造方法能有效规避指定长度环，并在高码率下具有很好的编译码性能．     

高码率下的规则准循环LDPC 码构造方法

介绍了一种基于有限几何LDPC 码构造高码率规则准循环LDPC 码的方法. 首先,将一个欧式几何 LDPC 码分解成由其子矩阵构成的矩阵. 其中每个子矩阵具有循环结构从而使其具有准循环结构. 然后,利用这 种结构构造了一个辅助矩阵来去除其中的6 环结构. 按照这种方法构造了3 种码长适中,码率分别为0.875、0.91 和0.92 的规则准循环LDPC 码. 仿真结果中,这些码的误码性能表明此方法有较好的效果.     

构造速率兼容多元LDPC码的扩展方法

该文基于改进的扩展方法构造了一类速率兼容多元低密度校验(LDPC)码,其中低码率码的校验符号不仅与高码率码的码字有关,还与中间码率码的校验符号有关。构造过程涉及了掩模矩阵和基矩阵的优化设计、多元域元素的随机替换等具体步骤。该文还采用代数方法设计码的校验矩阵,进而降低了设计复杂度。所构造的码不仅具有速率兼容特性,还具有易于编译码器硬件实现的准循环结构。仿真结果表明:该码在较大的码率范围内都能够获得较好的瀑布区和平层区性能。     

基于杨辉三角结构的 QC-LDPC 码构造

针对准循环低密度奇偶校验(QC-LDPC)码中准循环基矩阵的移位系数确定问题,提出基于杨辉三角结构的确定方法。该方法构造的校验矩阵不含四环,移位系数由简单的数学表达式确定,编码复杂度与码长呈线性关系,节省存储空间,对码长和码率参数的设计具有较好的灵活性。仿真结果表明:在加性高斯白噪声信道和BP译码算法下,该方法构造的码字在误比特率为10-4时,信噪比优于随机LDPC码接近0.3 dB,在误比特率为10-6时优于DVB-S2标准的LDPC码0.2 dB,并可以获得与IEEE 802.16e码相一致的性能。同时表明合理的选择循环移位矩阵的尺寸,可以改善码字的误比特率性能。     

可快速编码的多码率原模图LDPC码设计

原模图LDPC码的实际应用涉及到两个问题:快速编码和编码复杂性.与其他LDPC码相比,原模图LDPC码的结构适合快速解码,但不一定能够实现快速编码.现有的原模图LDPC码的编码是根据生成矩阵进行编码,因其生成矩阵不是稀疏的,所以存在编码复杂性问题,这给编码器的硬件实现带来较大的困难.为了降低原模图LDPC码编码复杂度,本文提出一种可快速编码的多码率原模图LDPC码的设计,提出的多码率原模图LDPC码不存在4环,无低码重码,其快速编码算法能够降低编码复杂性,使编码器的硬件易于实现.在AWGN信道仿真结果表明,提出的可快速编码的多码率LDPC码的误码率性能和纠错性能优于GB20600 LDPC码.     

面向磁记录信道的原模图LDPC码译码器的FPGA设计

针对传统原模图低密度奇偶校验（low density parity check,LDPC）码在译码硬件实现中,由于采用随机扩展方式,导致数据拥塞和布线困难,继而产生译码延时和资源消耗的提高及吞吐量的下降问题,通过2步准循环扩展得到了适于硬件实现的码字结构,设计了一种面向磁记录信道的原模图LDPC码译码器。该译码器信息更新采用基于TDMP（turbo decoding message passing）分层译码的归一化Min-Sum算法使得译码器具有部分并行架构;同时为了降低译码时间及功耗,给出一种低资源消耗的提前终止迭代策略。硬件实现结果表明,该译码器的译码性能十分接近相应的浮点算法,在低资源消耗的前提下,工作频率可达183.9 MHz,吞吐量为63.3 Mbit/s,并可同时适用于多种原模图LDPC码。     

定码长多码率QC-LDPC码的构造

通信系统通常需要支持多种码率的信道编码以适应不同的信道条件。为了简化系统实现的复杂度,该文提出了一种码长固定、兼容多码率、准循环低密度奇偶校验(QC-LDPC)码的构造方法。该方法利用修正的渐进边增长(PEG)Reed-Solomon(RS)码算法生成母码的校验矩阵,结合校验矩阵的行合并得到具有相同结构的多码率QC-LDPC码的校验矩阵。在译码时多码率LDPC码可以共用同一个译码器,从而大大减少了译码的硬件资源。实验结果表明:该方法生成的多码率LDPC码的性能均优于第二代欧洲数字地面电视广播传输标准(DVB-T2)中对应码率的码,且译码器硬件资源与单码率的LDPC译码器相当。     

扩展原模图LDPC短码的优化构造

为设计高纠错性能且低复杂度的准循环-低密度奇偶校验(QC-LDPC)短码,提出了扩展原模图的码优化构造方法.在优化的原模图基础上,通过优化删除节点及扩展该模板校验节点为复合线性分组码扩展节点,并提升子矩阵维度来构造高效短码长QC-LDPC码.采用针对准循环基矩阵渐进边增长(PEG)扩展和准循环-改进的渐进环外消息度(QC-IACE)算法,优化搜索循环置换子矩阵偏移量,联合优化与改善码字停止集、陷阱集及围长与环分布等关系,综合提高码性能.仿真表明:所构造的QC-LDPC短码具有较好的误比特率性能,接近现有高性能随机码字,但码长较短,复杂度和编译码延迟相对较低.     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.     

基于IEEE 802.16e标准中低密度校验码的码率适配设计

针对宽带无线接入标准IEEE 802.16e,提出了实用的、低复杂度的码率适配（RC）低密度校验（LDPC）码构造方案.依据标准中LDPC码校验矩阵和参数集合,采用校验位删除和校验矩阵扩展两种算法来实现码率0.1-0.9范围内动态变化的RC LDPC码,比较、分析用两种方法构造不同码率时的译码性能.仿真结果表明,校验矩阵扩展方法适用的码率动态范围明显大于校验位删除;扩展方案基本满足系统业务对码率的需求,具有良好的译码性能和较低的实现复杂度,适用于IEEE 802.16e标准中的混合ARQ等链路自适应技术.     

递归构造低密度校验(LDPC)码的方法

针对Tanner图中圈的增加会影响码的性能的问题,提出了一种递归构造低密度校验(LDPC)码的方法。该方法利用一个短的LDPC码的校验矩阵作为其母矩阵,在此基础上采用循环置换矩阵构造一个长的LDPC码。通过对循环转置矩阵的参数进行约束,可以保证所构造的长码的Tanner图中指定长度的圈的个数等于或者小于其短码,且可以构造规则或者非规则的LDPC码。仿真结果表明,采用该方法构造的LDPC码具有较低的误码平台,其性能与好的随机LDPC码几乎相同。     

Tight lower bound of consecutive lengths for QC-LDPC codes with girth at least ten

For an arbitrary (3,L) quasi-cyclic(QC) low-density parity-check (LDPC) code with girth at least ten, a tight lower bound of the consecutive lengths is presented. For an arbitrary length above the bound the corresponding LDPC code necessarily has a girth at least ten, and for the length equal to the bound, the resultant code inevitably has a girth smaller than ten. This new conclusion can be well applied to some important issues, such as the proofs of the existence of large girth QC-LDPC codes, the construction of large girth QC-LDPC codes based on the Chinese remainder theorem, as well as the construction of LDPC codes with the guaranteed error correction capability.     

Circulant矩阵构造准循环LDPC码的旋转环长分析法

低密度奇偶检验(QC-LDPC:Quasi-Cyclic Low-Density Parity-Check)码的环长分布影响决定着LDPC码的解码效果和编码复杂度,但其分析较困难.为此,首次提出旋转距离分析法,用于分析基于Circulant矩阵构造的准循环低密度奇偶校验码(QC-LDPC码)的环分布,并给出了任何一个基...     

一类来自有限域 GF（16）子群上的高码率的 LDPC码

最近,Sobhani等人利用在有限群上的元素置换方法构造群置换LDPC码,本文在此基础上,给出了一类在有限域GF（16）的子群上构造的高码率的LDPC码,其Tanner图围长至少为8。仿真结果表明,这类码执行性能优于相应类型的随机LDPC码和其代数结构的准循环LDPC码。     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

基于围长约束与EMD的低错误平层LDPC码构造方法

针对低密度奇偶校验(low-density parity-check,LDPC)码在高信噪比区域可能存在错误平层的缺点,利用渐进边增长(progressive edge growth,PEG)算法的思想,基于围长约束和额外信息度(extrinsic message degree,EMD)提出了一种围长为8的LDPC码构造方法,该方法所构造的PEG-GA-EMD(PGAE)-LDPC码不存在四环和六环且具有优越的纠错性能.仿真结果表明,该方法所构造的码率分别为0.5和0.67的PEG-GA-EMD(PGAE)-LDPC(3024,1512)码和PGAE-LDPC(1200,800)码能有效改善高信噪比区域的纠错性能,且未出现明显的错误平层.     

基于LDPC码约束条件的编码辅助帧同步算法

利用LDPC码的编码约束条件,提出了一种LDPC码辅助的帧同步算法.这种帧同步算法不需要插入任何导频符号,分别通过计算LDPC译码前和译码后校验方程满足的比例,对数据帧的起始位置进行有效捕获和跟踪.仿真结果表明,基于LDPC码约束条件的帧同步捕获算法在较高信噪比下可以获得很好的捕获性能;基于LDPC码辅助的帧同步跟踪算法,其对帧起始位置的跟踪性能明显优于基于LDPC码约束条件和基于导频符号的帧同步算法.      

A deterministic construction of irregular LDPC codes

In order to solve high encoding complexities of irregular low-density parity-check (LDPC) codes, a deterministic construction of irregular LDPC codes with low encoding complexities was proposed. And the encoding algorithms were designed, whose complexities are linear equations of code length. The construction and encoding algorithms were derived from the effectively encoding characteristics of repeat-accumulate (RA) codes and masking technique. Firstly, the new construction modified parity-check matrices of RA codes to eliminate error floors of RA codes. Secondly, the new constructed parity-check matrices were based on Vandermonde matrices, this deterministic algebraic structure was easy for hardware implementation. Theoretic analysis and experimental results show that, at a bit-error rate of 10×10⁻⁴, the new codes with lower encoding complexities outperform Mackay’s random LDPC codes by 0.4–0.6 dB over an additive white Gauss noise (AWGN) channel. Foundation item: Supported by the National Natural Science Foundation of China(60496315, 60572050)     

扩展比特填充算法与LDPC码的构造

短长度圈的存在会对LDPC码的译码算法性能产生重要影响，因此研究了一种易于实现的扩展比特填充算法，用于构造高girth的LDPC码，并对其构造的不同girth的码字进行了仿真，通过性能的分析比较，证实增大girth约束值可以较大地改善码字性能。