VHDL与电子自动化

VHDL作为一种电路硬件描述语言，目前正在被越来越多的电子技术设计人员所应用。本文阐述了VHDL的特点，通过一个简单的例子介绍了VHDL语言的应用，说明了实现电子电路和自动化设计（EDA）过程。     

基于VHDL的乐曲演奏器设计

论述了用VHDL设计乐曲演奏器的过程。VHDL为设计提供了更大的灵活性，使程序具有更高的通用性。     

基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现

CCD作为一种应用广泛的新型半导体光电器件，驱动时序电路的实现是其应用的关键问题，运用VHDL硬件描述语言，结合复杂可编程逻辑器件CPLD，完成了对CCD的驱动时序电路的设计，给出了部分VHDL语言源代码，利用MAX plusⅡ软件实现了时序仿真，讨论了VHDL语言设计中的一些问题。     

基于VHDL的有限状态机设计

以同步模4可逆计数器的VHDL语言设计为例,介绍了VHDL和有限状态机的特点以及基于VHDL的有限状态机设计的方法和过程。     

利用VHDL设计电路的简化问题

利用VHDL设计电路是目前对于较复杂的电路系统进行设计时的最好选择，但设计中如何进行电路的简化直接关系到电路的复杂度及可靠性。本文分析了VHDL设计中容易引起电路复杂化的原因，提出了相应的解决方法。     

应用硬件描述语言VHDL开发FPGA

硬件描述语言(VHDL)是数字系统高层设计的核心,围绕硬件描述语言在数字硬件系统设计中的应用展开,介绍了VHDL语言特点及FLEXIOK的结构,硬件描述语言设计描述方法,说明了应用VHDL的EDA设计流程．并给出了VHDL一个设计实例。     

VHDL编译器的设计与研究

简要介绍了VHDL语言的发展，详细讨论了VHDL语言编译器的设计；对预处理、词法分析、文法处理、语法分析、语义分析、出错处理6个模块进行了介绍，同时设计了源描述编译的中间数据格式。     

强化VHDL语言学习提高高职学生的编程能力

VHDL语言作为通用的硬件描述语言,掌握其语言特点,并能够在具体的系统设计中灵活运用VHDL语言的建模方式,是提高高职学生编程能力,掌握和使用VHDL这一现代化的设计工具和设计理念的关键.     

VHDL仿真中离散事件仿真核的设计和应用

首先用面向对象的方法设计了一个离散事件仿真核，然后将该仿真核应用于VHDL仿真中．由于对离散事件系统进行了合理的抽象以及仿真核提供了简便的编程接口，所以降低了VHDL仿真系统建模的复杂性，并使得VHDL仿真系统具有良好的可维护性和可扩展性．该仿真核还可以应用到其它的离散事件系统仿真场合．     

基于VHDL语言的数字系统的设计

本文介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真波形图。     

一种多通道脉冲计数器的EDA方法设计

介绍了用CPLD+HDL的EDA技术作为开发手段,实现对多通道的脉冲信号计数的脉冲计数器的设计,并利用单片机将计数结果传给上位机,论述了基于VHDL语言和芯片的数字系统的设计思想和过程,通过对设计结果的系统仿真波形分析,验证了计数器设计的正确性。     

基于神经网络路径规划的硬件设计

传统路径规划算法在实时系统中存在速度慢等缺陷,笔者给出了路径规划算法的神经网络模型,并通过硬件描述语言在FPGA中得以实现.该算法充分发挥了FPGA的并行运算功能,稳定性好.     

硬件描述语言VHDL到Verilog的翻译

分析了两种常用硬件描述语言 Verilog和 VHDL的语言特征 ,找出它们之间内在的对应关系 ,并阐述了由 VHDL向 Verilog语言翻译的实现方法。这对于硬件设计具有辅助作用     

VHDL综合系统中若干问题处理方法

讨论了在研究和设计VHDL综合系统时遇到的若干问题的解决方案.文中论述了混合级综合、综合中的功能单元库等问题;提出分辨信号、断言语句应该综合,并给出了综合分辨信号、断言语句的方法;还给出了高级综合中复位信号和时钟信号的处理方法.     

数字系统设计中VHDL的应用及实例分析

硬件描述语言在深亚微米复杂数字系统的设计中具有独特的作用。利用硬件描述语言中的工业标准语言VHDL。设计了高速图像采集系统的硬件结构及工作原理,讲述FPGA在图像采集与数据存储部分的VHDL模块设计,给出采集同步模块的VHDL源程序。结果表明,VHDL在硬件设计上是非常有效的,在数字电子电路的设计中具有硬件描述能力强、设计方法灵活等优点。     

基于VHDL的全数字分数分频器设计

介绍了全数字化的分数分频器的两种设计方法,分析了它们的特点,然后采用VHDL硬件描述语言设计了全数字化的分数分频器,并且给出了设计任意分数分频器的方法。     

基于VHDL的全数字锁相环的设计

叙述了全数字锁相环的工作原理,提出了应用VHDL技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD予以实现,给出了系统主要模块的设计过程和仿真结果。     

基于VHDL语言的可置数十位计数器的设计

介绍了基于Lattice公司开发的ISPexpert软件,利用EDA技术对可置数十位计数器,应用VHDL语言进行电路设计的过程。     

基于SOC技术的串行通信接口设计实例

基于SOC(System On Chip)技术,利用QUARTUS II软件和VHDL语言设计开发具有奇偶校验功能、数据位和波特率可调的串行通信接口。该接口内置异步接收和发送模块,易于移植至其它SOC系统使用,可减少设计者的工作量。本设计采用VHDL语言描述,并通过了仿真验证。     

基于ALTERA CPLD的单稳态脉冲展宽电路

主要介绍了CPLD设计单稳态窄脉冲展宽电路的详细过程和这种单稳态窄脉冲展宽电路的特点,给出了相应的时序仿真波形和计数器的VHDL语言设计。