基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

弹载飞参高速测试系统关键技术分析与设计验证

针对某型制导炮弹发射与飞行过程中部分参数存在脉宽极窄的现象,弹载测试系统对采样率要求更高,而选用高采样率的模数转化器(ADC)存在设计成本高且难以满足实际所需的通道数量、采样率及采样精度等综合问题。基于低成本、小型化、可靠性高的原则,课题组提出了一种基于多ADC菊花链式设计的方法,解决了单ADC采样率局限的难题,高速数据流经过FPGA乒乓操作处理以减小缓存空间及速度的压力,实现了总体采样率成倍提高,设计了一种采样率高、采集精度高、通道多、体积小、成本低的弹载测试系统。该系统能够广泛适用于弹体空间狭小的环境,在不影响弹体自身装药量与打击效果的前提下,可靠地完成弹载试验测试任务。通过试验充分验证了该系统的功能有效性及测试准确性,具有一定的工程应用价值。     

多数据通道高速互连背板平台的设计和实现

为了给软件无线电的研究提供一个测试平台，设计实现了一个多数据通道高速互连背板平台．背板平台包括传输母板、时钟分配板和数据通道交换板，并提供ADC，DDC，DSP，DUC和DAC单板接口．通过采用高性能芯片和合理的高速设计方法，实现了背板平台良好的传输误码率和时钟晃动性能以及多个数据通道的自定义总线形式．     

粒子探测器读出电路中模数转化器建模及参数设计

在基于数字信号处理的粒子探测器读出电路设计中,模数转化器(analog to digital converter,ADC)是一个关键的模块。ADC的采样率和精度是限制探测系统达到最佳噪声性能的主要参数。基于Matlab的Simulink环境建立了粒子探测器读出电路中ADC的仿真模型,并通过Matlab仿真验证了模数转化器的采样速度、精度对系统噪声的影响,给出了在基于数字信号处理的粒子探测器读出电路设计中,模数转换器的参数设计方案。     

基于Labview的ADC综合性能测试系统

近年来,在电路设计领域高性能的模数转换器(ADC)一直是的研究热点,相应的ADC测试评价技术也同样一直受到重点关注。本文阐述了ADC的参数及其测试的原理和方法,并基于Labview软件和数据采集卡构建了ADC的软硬件测试平台,实现了低成本、高可靠性的高速高精度ADC计算机辅助测试的测试,最后,使用该测试系统对TI公司的ADS805进行了测试,并给出了测试结果。     

车用大功率燃料电池发动机动力系统平台

为了测试城市客车用燃料电池发动机的性能,开发了200 kW燃料电池发动机动力系统平台。该平台采用了水阻负载结合电动负载的组合式负载结构。其中,电动负载由DC/DC变换器、感应电动机和测功机组成,可以模拟车用燃料电池发动机实际工况。该文研究了平台的部件匹配及保护问题,建立了车用燃料电池发动机的试验工况。实验结果表明该平台可以满足大功率车用燃料电池发动机的性能测试需求。     

时钟抖动对ADC变换性能影响的仿真与研究

从理论上分析了时钟抖动(clock jitter)对模数变换器(analog-to-digital converter，ADC)的信噪比和无伪波动态范围(spurious free dynamic range，SFDR)等指标的影响．使用Labview在计算机上建立ADC仿真系统，并用Analog Devices公司的AD6644设计了两套电路，对采样时钟抖动不同的AD6644的变换性能进行实际测量，分析了实测结果，还进行了对比仿真实验，并和理论分析互相验证．结果显示时钟抖动严重影响ADC的SNR，采样频率越高，影响越大，但会改善SFDR．理论分析、仿真和实际测量的结果为高速、高精度ADC电路的设计和芯片选型提供了很好的参考．     

基于FPGA的多通道可变采样率采集卡设计

本文介绍了一种以FPGA为控制核心的多通道可变采样率采集存储卡,通过采用两片多通道ADC独立采样、缓存和转化的方法,实现了对飞行器内部多样化参数的混合采集及存储。文章着重从系统各模块硬件电路和逻辑时序两方面进行研究设计,并对各模块进行了实际的分析和测试,结果表明该采集存储系统性能稳定,满足设计要求。     

七通道360MHz高速采样接收机设计

设计了一种高速7通道的数字接收机系统.该系统的工作流程为雷达信号经微波前端转变成雷达中频信号,中频信号经过ADC芯片转化成数字量,数字量经FPGA的解串、混频、滤波等操作转换成信号的实部和虚部.采集数据经FPGA处理后通过EMIF接口传送至DSP,并完成后续的复杂信号处理.该系统的采集速率为360MSPS.经过实测检验该系统实现了7通道的高速数据采集和处理传输,实现了较高性能的同步.经过对ADC芯片采集数据性能的测试,数据采集达到了较高的性能.该设计完全符合设计要求,能够满足当前电磁环境复杂环境下的雷达信号处理分析的需求.     

基于GPIB的数字电路自动测试系统研究

结合虚拟仪器技术、GPIB(General Purpose Interface Bus)技术设计了一种数字电路自动测试系统.测试系统由硬件和软件两部分组成.硬件包含主控计算机,GPIB转接卡,USB(Universal Serial Bus)集线器,USB数字量I/O模块,具有GPIB接口的测试仪器.主控计算机通过USB接口控制数字量I/O模块和GPIB接口的测试仪器,并处理测试数据、显示测试结果.测试系统软件基于LabVIEW平台,采用图形化编程的形式开发.软件由应用程序和数据库管理程序两部分组成,应用程序为"主模块+功能插件"的形式,数据库管理程序采用Microsoft Access软件.本文阐述了数字电路的通用测试流程,并描述了测试系统在测试矢量生成环节的实际工作过程.该系统已用于雷达接收机数字电路的自动测试,性能稳定.     

基于Nios Ⅱ的三片ADC并行采集系统的设计

多片ADC芯片并行时间交替采样能有效地提高系统的采样速率。但由于多种因素的影响,多个ADC通道间存在失配误差,严重降低了采集系统的性能。文章提出了一种多片ADC拼接系统的实现方法,该方法采用NiosⅡ软核计算出多个ADC通道间的误差,并在FPGA后端校正输出高速、高精度的数字信号。     

窄脉冲信号采集系统设计

介绍了一套窄脉冲信号采集系统的实现方法,提出并实现了交叉采样提高采样速率的设计方案.对提高系统性能中遇到的模拟设计、高速数字信号接收、信号完整性等做了简要介绍.设计方法对于采用低速采样器件实现高速信号的采样具有借鉴意义.     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.     

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。     

压缩感知的UWB信道盲估计算法

针对超宽带系统采样速率过高难以实现的问题,利用信道稀疏性提出一种基于压缩感知的盲信道估计算法。将接收信号通过一个随机测量矩阵,利用测量信号的一阶统计量建立压缩感知的数学模型,最后利用正交匹配追踪(OMP)算法重构得到估计信道。算法只需很少测量值就可估计出信道,节省了大量的模数转换(ADC)资源,使系统实现成为可能。仿真结果表明算法具有良好的估计性能,且算法的误比特率(BER)性能相比利用准确信道只有2～3dB的差距。     

Analog-to-digital converters using photonic technology

This paper presents analogtodigital converters a brief review of photonic （ADCs）. Some typical schemes and operation principles of photonic ADCs, including pbotonic sampling ADCs, photonic quantizing ADCs, photonic sampling ＆ quantizing ADCs and photonic assisted ADCs, are summarized and analyzed. In addition, some recent breakthrough results in the photonic ADCs are introduced.     

基于FPGA+DSP的高速基带信号处理平台的设计

针对目前无线通信系统基带信号处理平台功能单一、灵活性差、运算能力弱等问题,在传统处理器架构的基础上提出了一种改进高速基带信号处理平台的硬件设计方案。该方案采用FPGA+DSP的处理架构,依托高性能的器件和高速接口,搭建了一个高性能的通用基带信号处理平台。该平台直接实现对中频数字信号的处理,融合数字上下变频与基带算法于一体,具有模块化、灵活性等特点。实验结果表明,该基带处理平台能快速接收并实时处理各类基带信号,数据处理能力达到了较高水平。     

基于ADC083000的高速数据采集系统设计

文章以超宽带雷达侦察接收机信号处理为应用背景,论述了一种基于ADC083000的高速数据采集系统的设计方案。该方案以Xilinx公司Virtex-5系列FPGA为平台,控制高速模数转换器ADC083000,完成雷达信号的带通采样、数据传输、存储、信号处理功能,并选取高速DDR2作为存储设备,解决海量数据存储问题。该方案实现了软件、硬件设计,测试结果验证了方案的可行性。