同步数字集成电路设计中的时钟树分析

研究了同步数字系统的组成和时钟偏移,并结合一个数字集成电路8051的时钟树设计实例,介绍了时钟树的经验结构和设计方法流程.比较了采用Synopsys公司的布局布线工具实现的自动时钟树分析与指定结构时钟树分析,证明结构恰当的时钟树能得到比自动时钟树分析更好的结果.     

基于环状拓扑的网络时钟同步

时钟同步是很多网络应用的基本要求。本文研究并设计实现了基于环状拓扑的分布式多主机时钟同步系统。系统使用面向单向延迟测量的Altair&Vega（A&V）方法支持两主机间的时间同步，利用特有的环状拓扑上的累积误差提高系统的精度。文中详细介绍了动态环状逻辑拓扑的控制方案和高精度的相对时钟偏移修正方案，并对测试结果进行了详细的分析，通积累误差得到毫秒级的同步结果。     

基于模拟退火与合并代价反标的低功耗门控时钟布线算法

传统的时钟树布线算法可以扩展应用于门控时钟,例如在自底向上的合并过程中采用最小化合并电容方式。然而,当前点的合并,会影响到上层点的门控情况变化,虽然在局部合并时是最优的,却可能恶化时钟树整体功耗。针对该问题,提出了一种零时钟扭斜门控时钟布线算法,使用上一轮时钟树的布线结果估算上述影响所造成的合并代价变化。由于算法需要多轮反复计算,因此使用模拟退火方法,在每一次循环时重建时钟树结构,通过上一轮反标的合并代价信息进行优化,评估每一轮的结果,并生成新的约束供下一轮使用。实验结果表明,与传统的Greedy-DME算法相比,该算法可以获得至多23%的功耗优化。     

抗时钟漂移的协议同步的设计与实现

通信双方基于时钟漂移破坏协议信息同步问题,提出了一种在时钟漂移下协议信息保持同步的方式。文中首先介绍了现在常用的处理方式,并分析了在时钟漂移下协议同步保持原理,最后根据协议设计在系统设备中进行了验证,证明该方式具备抗时钟漂移的能力。     

用Matlab分析高速数据传输中的时钟抖动

提出了一种分析高速数据传输中时钟抖动的解决方案——Matlab方法．分析了高速数据通讯中时钟抖动产生的原因及对通信系统的影响，介绍了用TDS7000系列数字荧光示波器和Matlab捕获信号数据并随后对不归零制(NRZ)时钟信号进行简单抖动分析的方法，完成了高速数据通信中的时钟信号的采集以及时钟抖动的鉴定和分析．试验验证，本方法大大提高了抖动鉴定工作的精度和效率．     

全数字时钟恢复方案中内插滤波器的设计

介绍了全数字时钟恢复方案中采用Farrow结构高效实现内插滤波器的设计方法.提出一种计算Farrow结构内插滤波器系数的算法,使得接收机输出信号的均方误差始终最小.仿真结果表明,与传统的内插滤波器设计相比,应用本文算法的全数字同步方案提高了接收机输出均方差和输出信噪比的性能,并且降低了时钟恢复方案中内插滤波器的实现复杂度.     

时钟保护倒换过程分析及时钟ID的应用

在SDH网中，各个网元通过一事实上的时钟同步路径一级一级地跟踪到同一个时钟基准源，从而实现整个网的同步。通常，一个网元获得时钟基准源的路径并非只有一条，比如在一个环型SDH网络中。某个SDH网元既可以跟踪西向时钟，也可以跟踪乐向时钟。这两个时钟源都来渌于同一个基准。为避免由于一条时钟同步路径的中断。导致整个同步网的失步。必须考虑同步时钟的保护倒换问题。也就是说。当一个网元所跟踪的某路同步时钟源丢失的时候，要求该网元能自动地倒换到另一路时钟源上。这就是时钟的保护倒换。     

时钟同步状态图

时钟同步问题是分布式系统中的核心技术之一. 研究了在异步通信网络环境中,采用连续的时间戳通信模型,并利用时钟精度差概念实现系统中各个计算机之间的时钟同步. 为有效评估系统中时钟同步的状态,提出了采用时钟精度差作为权值来构造时钟同步状态图,为时钟的研究提供了一个新思路,提高了时钟同步系统的精度.     

具有漂移补偿的RCR时钟同步模型

针对基于以太网的工业测控系统时钟同步,探讨了低同步代价下实现较高同步准确度的问题.提出一定同步准确度下具有漂移补偿的远端时钟读取(RCR)时钟同步模型,它具有提高每一次同步准确度、简化远端时钟读取成功判断的特点,可降低整个系统同步的计算量.通过给出集成时间戳报文的数字锁相环漂移补偿,实现了一定同步准确度下具有漂移补偿的RCR时钟模型的同步架构及仿真.结果表明,该模型可将目前常见的基于报文传输延迟测算的时钟同步方法NTP的准确度至少提高一个数量级.     

一种低功耗时钟树综合的寄存器聚类方法

随着集成电路制造工艺的进步与芯片集成度的提升，对于低功耗芯片的需求越来越大.时钟网络功耗占芯片总功耗的 40%以上，优化时钟网络的功耗已成为高性能集成电路设计中最重要的目标之一.本文提出了一种新的寄存器聚类方法来生成时钟树的叶级拓扑结构，通过限制群组的扇出、负载和范围，对寄存器进行合理分组，减少了缓冲器的插入数目和总布线长度，有效降低时钟网络功耗.将该方法整合到传统的时钟树综合（CTS）流程中，在ISCAS89 基准电路上测试并分析其有效性.实验结果表明，该寄存器聚类方法在不影响时钟树最大延时的情况下，有效减少了时钟网络20%以上的功率耗散和20%以上的时钟偏移.     

数字同步网优化改造方案

同步网为电信网内所有设备提供时钟及时间同步控制信号,从而使各节点设备的数字流实现正确有效的传送.分析了同步网的现状,结合甘肃电信数字同步网扩容改造工程,对数字同步网的时钟源建设、核心设备的时间同步以及网管系统建设提出了相应的改造方案,并对其中的关键技术进行了详细阐述.通过该方案的实施,能有效提高同步网的准确性和可靠性.     

基于同步姿态测量的地空三分量电磁接收系统设计

针对地空三分量电磁探测对接收信号高速、同步、大量存储、同时记录线圈姿态信息的需求,提出了带有高精度同步姿态测量的全波形地空电磁探测数字接收系统。设计了针对地空电磁法的模拟信号调理电路,通过两片同步驱动的高速24位AD芯片实现三通道高速采样,由FPGA实现了大量数据的实时传输。设计了同步姿态测量装置,可实时同步存储线圈姿态数据。实测结果表示,该数字采集系统能满足三个通道全速192 k Hz的采样率采集电磁数据、以100 Hz的采样率得到同步的线圈姿态数据,并通过实地野外实验证明了该系统可以完成含姿态测量的地空电磁三分量数据采集工作。     

光纤数字系统中同步时钟提取电路设计

本文通过对NRZ、RZ伪随机码序列进行频谱分析，得知当NRZ码变换成码元占空比为1／2的RZ码时，所提出的同步时钟功率最强。并根据得出的结论提供一实际运用的设计电路。     

针对面积优化的时钟偏斜规划算法

提出了一种新的时钟偏斜规划算法,该算法所生成的时序约束可以有效地促进逻辑综合工具的面积优化。在时钟偏斜规划的过程中,对时序图(sequential graph)中的关键环不再平均分配时间裕量(slack),而是根据不同路径对电路面积的影响不同,按照一定权重来进行分配。实验结果表明:按权重分配裕量的方法相对于平均分配裕量,能够在不降低电路性能的情况下,更加有效地降低逻辑综合结果的面积。     

一种具有新型时钟产生器的无源超高频RFID标签

给出一种符合ISO/IEC 18000-6B协议的超低功耗的无源超高频RFID标签.为了能够给标签数字基带处理提供准确的时钟,使用了一种超低功耗、自校正的时钟产生器,产生的时钟在-50℃～120℃或者0.7～1.6 V 电源电压的范围内,偏差小于4%.此自校正时钟模块的功耗在0.7 V的电源电压下仅为364 nW.一个...     

基于全双工以太帧间隔的源同步时钟传输方法

提出在全双工以太物理层中,基于以太帧间隔（inter packet gap, IPG）的固定比特率业务同步时钟传输方法.该方法引入同步剩余时戳(synchronous residual time stamp, SRTS)算法,是一种不受以太分组流量影响的带外时钟传输方法.通过连分数展开分析恢复时钟的各阶抖动成分,给出基于以太帧间隔的同步剩余时戳算法的参数选择方法,并通过软件仿真和现场可编程门阵列(field programmable gate array, FPGA)硬件实验证明了其优良的同步性能.     

针对面积优化的时钟偏斜规划算法

提出了一种新的时钟偏斜规划算法,该算法所生成的时序约束可以有效地促进逻辑综合工具的面积优化。在时钟偏斜规划的过程中,对时序图（sequentialgraph）中的关键环不再平均分配时间裕量（slack）,而是根据不同路径对电路面积的影响不同,按照一定权重来进行分配。实验结果表明：按权重分配裕量的方法相对于平均分配裕量,能够在不降低电路性能的情况下,更加有效地降低逻辑综合结果的面积。     

转速监控器的设计

介绍了转速监控器的设计方法,并根据监控转速的要求,对电路进行优化设计.选用霍尔开关集成电路作转速传感器,藉助时钟控制电路、计数电路、输出电路等控制继电器的动作,达到监控转速的目的.此外,还介络了监控器的标定方法.