扫描与边界扫描电路延迟故障的测试

本文提出了一种用于扫描通路与边界扫描易测试设计电路中锁存器的排序算法，通过减小锁存器的相关性来提高通路延迟故障的被测度。该算法已在Ａｐｏｌｏ工作站用ＤＯＭＡＩＮＣ语言实现。延迟故障模拟实验表明，排序电路同原序电路相比，其延迟故障被测度明显提高     

布线约束下的低功耗扫描测试

分析了扫描测试过程中功耗产生的原因,研究了扫描触发器跳变对内部组合逻辑锥的影响,并对其进行建模,将计算得到的影响函数值作为扫描链重排序的依据.然后,基于扫描链结构的特殊性,分析了布线约束对扫描链重新排序的影响,并将布线约束简化,提出了一种同时兼顾低功耗和布线约束的算法.该算法不需要迭代,通过一次运行即可得到扫描链重排序的结果,在保证后端设计可行性的前提下,尽可能减少了高影响值扫描单元上的跳变次数,实现了对扫描测试功耗的优化.基于电路测试算例以及ISCAS89基准电路集中的电路s298和s5378,进行了仿真实验,结果表明:所提算法可以使扫描测试功耗降低12%,对故障覆盖率以及测试时间没有任何影响,而且不需要任何硬件开销,可应用于芯片的量产测试.     

彩色电视机场扫描电路特殊故障的诊断与处理

分析了分立元件和集成电路场输出２种场扫描电路的工作原理与一般故障，以实例介绍了场扫描电路特殊故障的现场，形成原因和诊断方法，提出相应的处理办法。     

双阻尼行输出扫描电路分析

对大屏幕彩色电视机中采用的双阻尼行输出扫描电路，从结构和工作原理两方面进行了全面的介绍、分析，为理解和掌握双阻尼行输出扫描电路提供了帮助。     

改进的扫描森林测试结构

为了降低可测试性设计的面积开销和布线难度,提出了扫描森林结构的重组策略;为了避免故障屏蔽,提出了基于电路结构信息的异或树构造策略。将以上策略应用于ISCA S89和ITC 99基准电路,其中电路s38584的叶结点数由1 318降低到120,被屏蔽故障数由1 376降低到0。实验结果表明:改进的扫描森林测试结构保持了原结构在降低测试时间、测试功耗和测试数据量方面的优势,同时降低了面积开销和布线难度,避免了故障屏蔽。     

扫描电路的相对时差

研究了简单式、自举式、密勒式和恒流管充电式四种扫描电路的相对时差与其电源利用系数、非线性系数的关系，并且阐明了扫描电路相对时差的实用价值。     

Wrapper扫描链均衡与系统芯片测试调度的联合优化算法

提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率（IBPTB）指标,可从IP层和系统顶层对系统芯片（SOC）测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合优化性能的有效性和可靠性,对基于ITC’02国际SOC基准电路进行了相关的验证试验.针对p93791基准电路中core6 IP核,交换优化算法能得到比经典BFD（best fit decreasing)算法更均衡的Wrapper扫描链,在最佳情况下最长Wrapper扫描链长度减少2.6%;针对d695基准电路,局部最优算法根据IP核的IBPTB指标,可使相应SOC的测试时间在最优时比经典整数线性规划(ILP)算法减少12.7%.     

低功耗MOS图象传感器自扫描电路的研究

从高位数，低功耗MOS图象传感器发展的需要出发，对MOS图象传感器的自扫描电路进行研究。提出以一种带变容管自举电路的三管动态无比电路作MOS图象传感器的自扫描电路，该电路采用硅栅P-MOS工艺，是一种高速度，低功耗的动态无比电路，也是一种高位数列阵中的实用单元电路，它较好地解决了阵列功耗随位数增加而变大的问题。     

Multisim中温度扫描仿真分析应用

本文介绍了mutisim中温度扫描分析的基本原理,总结了温度扫描仿真分析的步骤和注意事项,通过温度测量电路实例和负反馈放大电路实例说明它在电路仿真中的应用。     

基于BIST矩阵扫描的一种VLSI故障诊断策略

针对规模大而复杂的VLSI(Very Large Scale Integrated-Circuit)提出了一种新的基于BIST(Built-In Self-Test)的故障诊断策略，它通过对触发器阵列扫描，可同时找出有故障的CUT(Circuit Under Test)和测试码以及与之相应的响应，从而能应用传统的非BIST设计故障诊断方法来定位故障门。它克服了传统基于BIST故障诊断方法中数据量大，或者由于使用经过压缩处理的数据而带来的不确定性等缺点。电路结构简单可行，提供的相应算法也易于实现。     

Localizing Test Power Consumption for Scan Testing

IntroductionScan design makes test generation of the circuit be thatof a combinational one . However , scan testing needs toscanin values of all scanflip-flops for eachtest patternthatcan make the test application cost and test powerconsumption prohibitively high. Test data volumecorresponding to scan testing is also large compared withthat of a non-scan circuit . The circuit can be burn out iftest power consumptionis toolarge during test application.Test data volume is also very i mportant f…     

新型激光显示扫描系统设计

阐述了一种新型激光显示扫描系统的设计。根据光线反射定律，提出了采用多面转镜和二次反射面相互配合来实现光束在屏上线性扫描的系统模型。利用该模型，可以避免使用传统激光电视中的高速转镜装置，有较强的现实意义。在此基础上，提出了2种实现方案，对其分别建立了模型，并进行了模拟，计算了屏上光点位置、束斑大小、进行了数据分析，最终确定等边转镜和不规则二次反射面的配合，是一种实现扫描显示的方案。     

基于多扫描链相容压缩的距离标记压缩方法

文章提出了一种基于多扫描链相容压缩的距离标记压缩方法,该方法可以有效压缩芯片测试数据量。此方法利用相容压缩和基于差分的编码压缩方法两次压缩测试数据,相比类似的编码测试数据压缩方案,具有压缩测试数据传输协议简单、解压控制过程容易实现的突出特点;对ISCAS-85和ISCAS-89部分标准电路硬故障集的实验结果显示,本文建议的方法在压缩效率以及解压的实现上都明显优于混合码。     

基于扫描向量的属性约简方法

针对粗糙集理论中属性约简问题,提出了一种基于扫描向量的属性约简方法.根据粗糙集理论知识,定义了一个新概念--差别向量,利用差别向量将信息表转换成差别向量组;根据差别向量的结构特征,定义了差别向量加法法则;运用这个加法法则仅需对差别向量组扫描一次,就可以形成结构简洁却能代表原信息表属性特征的扫描向量.以扫描向量中的属性频率项作为属性约简搜索的启发信息,提高了属性约简效率.数值实例及数据库测试的结果表明该属性约简算法是有效可行的.     

基于边界扫描技术的集成电路可测性设计

随着集成电路规模的不断增大，芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构，并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式，即电路板上芯片间连线的固定故障、开路和短路故障的测试；利用硬件描述语言Verilog设计出TAP控制器，得到TAP状态机的仿真结果。     

定向钻井法面距离扫描算法的改进

确定实钻轨迹上任一点的轨迹参数是进行法面距离扫描的前提 ,提出了用拉格朗日插值法进行分段插值解决这一问题 ;对传统算法存在的缺陷进行了改进 ,所做的改进包括分两步求解扫描点 ,在通过正北基准扫描角计算法面距离扫描的高边基准扫描角时讨论了更多的特殊情况 .用实例验证了理论的正确性     

Helix Scan:A Scan Design for Diagnosis

Scan design is a widely used design-for-testability technique to improve test quality and efficiency. For the scan-designed circuit, test and diagnosis of the scan chain and the circuit is an important process for silicon debug and yield learning. However, conventional scan designs and diagnosis methods abort the subsequent diagnosis process after diagnosing the scan chain if the scan chain is faulty. In this work, we propose a design-for-diagnosis scan strategy called helix scan and a diagnosis algorithm to address this issue. Unlike previous proposed methods, helix scan has the capability to carry on the diagnosis process without losing information when the scan chain is faulty. What is more, it simplifies scan chain diagnosis and achieves high diagnostic resolution as well as accuracy. Experimental results demonstrate the effectiveness of our design.     

Re-Optimization Algorithm for SoC Wrapper-Chain Balance Using Mean-Value Approximation

Balanced wrapper scan chains are desirable for system-on-chip (SoC) testing because they minimize the time required to transport the test data. A new heuristic algorithm is proposed based on mean- value approximation and implement fast re-optimization as a subsequence of an earlier best-fit-decrease (BFD) method. The mean length of each scan chain was introduced as an approximation target to balance different scan chains and hence saved testing time. Experimental results present both for assumed arbitrary cores and cores from ITC'02 benchmark and show the effectiveness of the algorithm. The proposed algorithm can provide more balanced wrapper design efficiently for the test scheduling stage.