基于提升FFT框架的快速离散Curvelet变换

为了降低Curvelet变换的计算复杂度,文中提出了基于提升傅里叶变换的快速离散Curvelet变换(Fast Discrete Curvelet Transform,FDCT).采用提升傅里叶变换解决传统FDCT中的傅里叶变换的非线性问题,将傅里叶变换中的复数乘法通过提升结构转变为简单的加法进行运算,极大降低了运算的复杂度.实验验证了该方法的有效性.     

OFDM/DMT中一种基于DIT-DHT的高效率FFT/IFFT结构

提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的RAM并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.     

二维变换中的自傅里叶-菲涅耳函数

研究了二维变换中的自傅里叶-菲涅耳函数。为方便演算,提出了菲涅耳变换的一种新形式,证明了在一定的条件下,可构造自傅里叶-菲涅耳函数。其次,对于二维离散变换,提出了离散傅里叶变换和离散菲涅耳变换的新形式,证明了在一定条件下,可找到自离散傅里叶-菲涅耳函数。这些函数可用于光信息处理。     

快速傅里叶变换过程的分析

快速傅里叶变换(简称FFT)是在离散傅里叶的运算过程中，使在计算机上的运算次数减少，从而提高数字处理速度的一种方法。     

基于开关电容技术设计高精度DFT

用二相时钟设计了对寄生电容低灵敏的开关电容单位延时器、正负比例器和加法器.这些基本开关电容元件电容值均相等,电路性能与电容值无关,与电容比无关.利用这些基本元件实现了开关电容离散傅里叶变换,并进行了最佳电容值和最佳电容比设计,使电路具有运算精度高,运算速度快和便于实现大规模集成等优点.此外,以4阶开关电容离散傅里叶变换为例,进行模拟实验,测试数据最大相对误差为0.012%.     

离散数列的傅里叶变换

离散数列的傅里叶变换在数字通信和数字图像中有非常重要的应用。但是,在一般文献中只是直接引用离散数列的傅里叶变换公式,并不给出它的推导。该文从连续函数的傅里叶变换公式出发,采用一种简便的方法推导出离散数列的傅里叶变换公式。     

基于区间逐次分半的连续傅里叶变换计算

离散时间傅里叶变换是连续傅里叶变换的周期性延拓,离散时间傅里叶变换实质上是复化矩形数值积分计算连续Fourier变换,计算的误差较大.本文提出区间逐次分半计算连续傅里叶变换,在误差允许范围内可有效的提高精度.     

离散时间域的Gabor谱分析及其在语音处理中的应用

把Ｇａｂｏｒ谱应用于离散时间域，对典型信号进行处理和分析，并与短时傅里叶变换和离散Ｗｉｇｎｅｒ分布相比较，证明了离散Ｇａｂｏｒ谱不仅在时频域具有和离散Ｗｉｇｎｅｒ分布相同的高分辨率，优于短时傅里叶变换，而且能有效地消除离散Ｗｉｇｎｅｒ分布中交叉干扰的影响．文中还进一步应用离散Ｇａｂｏｒ谱，对汉语语音信号进行了处理，结果表明它可以较好地描述语音信号频谱的时变特性，为语音识别和话者识别开创了一种新的途径．     

基于流水线的复数阵列加法器的设计与实现

复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积。通过分析复数加法的运算过程,将计算过程流水化,对各加法器进行有效的复用,设计了一个阵列加法器的电路结构实现其功能,并将其用Verilog硬件设计语言描述后,在Modelsim6.0中完成了功能验证,在SyplifyPro7.0中完成了电路综合,并采用ISE7.1完成了布局布线。功能验证、电路综合及布局布线的结果表明设计正确,实现了复数加法运算,时序性能好,耗用资源少。     

大跨度空间网格结构风荷载数值模拟方法

根据谐波叠加法和线性滤波法的基本原理,采用MATLAB语言编写程序分别实现了常规谐波叠加法及其改进的快速傅里叶变换算法和插值算法以及线性滤波法的自回归法对大跨度空间网格结构风速时程的数值模拟,并模拟了2个工程实例的风速时程.结果表明:对于大跨度空间网格结构,不同风速时程模拟方法计算效率从高到低的顺序依次为快速傅里叶变换算法、插值算法、自回归法和常规谐波叠加法,计算精度从高到低的顺序依次为常规谐波叠加法、快速傅里叶变换算法、自回归法和插值算法.综合考虑计算效率和计算精度,快速傅里叶变换算法最适合应用于大跨度空间网格结构的风速模拟.     

A Novel Processor Scheduling Schema in Programmable Router Based on Queue Length Thresholds

Programmable router may execute computing tasks except for forwarding IP packets. How to schedule the CPU in the programmable router is an important issue that needs to be solved. In this paper, the authors establish general software architecture of programmable router firstly. Based on this architecture, authors present a novel CPU scheduling algorithm based on queue length thresholds. We model this algorithm using stochastic Petri nets. The analytic results show that this scheduling algorithm can guarantee the requirements of computing of best-effort flows and QoS flows in prograrmmable router at the same time.     

一种新的全加器设计方案

加法器几乎在各种电路中都有着广泛的应用,提出了一种新的全加器结构,并相对于传统全加器,从面积和速度两方面论述了这种新结构的优点。最后给出一个应用例子。     

基于FPGA的实时PFFT处理器的高效实现

摘要：
提出了一种在现场可编程门陈列（FPGA）器件上高效计算实时离散傅里叶变换（DFT）的处理器.该处理器采用实时质因子傅里叶变换（PFFT）算法实现,应用级联流水架构来获得实时处理能力;利用基于查找表（LUT）的分布式算法来获得与FPGA器件基本逻辑单元适配的特性;利用质数点DFT的循环卷积特性来显著降低LUT的规模.根据该方法,设计了一个16位、1 105点的实时PFFT处理器,并在Xilinx Virtex5 FPGA平台上进行了实现验证.结果表明,该处理器达到了比现有1 024点快速傅里叶变换（FFT）更少的资源占用和更高的资源利用效率.
关键词：

中图分类号： 文献标志码： A     

双字节Booth乘法器的优化设计

在分析改进Booth算法双字节(16bit)乘法器的基础上,提出一种并行的乘法器结构,并且在最后的快速进位链中运用了新的设计,提高了乘法器的速度,相对于传统的结构减少了一位全加器的数量,达到减小电路规模和芯片面积,降低乘法器功耗的目的。     

4个加数的并行加法器及扩展接口的研究

算术逻辑运算单元(ALU)决定着中央处理器(CPU)的性能,而加法器又决定着ALU的性能.为了提高CPU的性能,文章提出了一种4个加数的并行加法器及其接口扩展的研究方案,论述了所提新型加法器的工作原理和过程,同时描述了接口扩充思想;最后,采用MAX+PLUSⅡ对设计电路进行了模拟验证,实验结果说明了所提加法器的设计合理性.     

基于胚胎细胞阵列可容错系统的FPGA验证

介绍了基于胚胎细胞阵列的容错系统.对其整体架构、“细胞”内部结构以及容错机制做了详细阐述.在FPGA平台上用一个一位全加器的实例,验证了系统的可实现性.     

随机奇异系统多传感器信息融合Kalman多步预报器

应用Kalman滤波方法和奇异系统典范型分解,对单传感器随机奇异系统,给出了Kalman步预报器新算法。对带多传感器随机奇异系统,基于线性最小方差标量加权融合算法,给出了具有两层融合结构的多传感器分布式最优信息融合Kalman多步预报器。同时给出了任两个传感器之间的预报误差协方差阵的计算公式。当各传感器子系统存在稳态Kalman滤波时,又给出了稳态信息融合Kalman多步预报器。稳态权重可在各子系统达到稳态时通过一次融合计算获得．避免了每时刻计算协方差阵和融合权重,便于实时应用。仿真例子验证了其有效性。     

一种基于金字塔结构的图象匹配算法

提出一种用于改善算法效率和鲁棒性的多分辨率图象匹配方法,在该方法中我们设计了一个新颖的与基于个人计算机的图象处理系统联用的金字塔计算结构,用以加速系统计算速度。与单纯由ＰＣ机驱动的图象处理相比,该系统的处理速度提高了一个数量级。这种基本的金字塔结构还可用作建立更大规模的金字塔结构的＂砖石＂．本文还对该金字塔结构的性能作了分析。     

一种参数可配置的SRRC滤波器的结构设计及其代码的自动生成方法

提出了平方根升余弦(SRRC)滤波器的一种直接型对称折叠和流水线加法树的规整结构.鉴于这种结构的规则特性,提出了一种对滤波器的阶数、滤波器系数精度以及输入输出数据宽度进行配置的代码自动生成方法,采用该方法可以方便快捷地实现可应用于不同系统中的相同结构、不同阶数、精度的SRRC滤波器.采用该结构,一个257阶的SRRC滤波器,只消耗86 315门,即可达到168.9 MHz的工作频率,具有很好的速率面积比.     

一种高速全加器运算单元

对集成芯片中一种常用单元电路——全加器,进行了结构和时延性能分析。通过运用布尔代数基本定律、定理,对全加器和函数进行全面处理,提取和函数最优化函数式。根据优化函数式,设计了高速全加器单元电路。这种电路与传统全加器单元电路相比,不仅结构简单,有利于集成,同时,由于电路传输延迟时间小,运算速度快。