多芯片组件中带裂缝电源/接地板同步开关噪声分析

电源接地板上的同步开关噪声是制约高速电路发展的瓶颈，而目前同步开关噪声分析集中于规则电源接地板，与实际电路有一定差距。文中基于部分等效元方法分析多芯片组件中带裂缝的电源/接地板上的同步开关噪声；对不同尺寸位置的裂缝引起的同步开关噪声进行相应的时域模拟，得出了多芯片组件中电源/接地板上裂缝对同步开关噪声的影响。     

高速芯片封装结构的同步开关噪声分析及抑制

基于IBIS模型,提出了一种新颖、简单地估算高速芯片封装结构同步开关噪声（SSN）的方法,通过与电路模拟方法的比较,表明了该方法的有效性,基于对多种抑制封装结构SSN措施的分析与讨论,给出了低SSN的高速封装结构设计原则。     

高速数字印制电路板电源面/地面层结构对ΔI噪声抑制的研究

在高速数字印制电路板（ＰＣＢ）上，在间距很小的电源面地面之间存在着一个层电容（一般为０．０２～２００ｎＦ），该层电容对ΔＩ噪声有抑制作用．本文采用混合位积分方程法（ＭＰＩＥ）和矩量法（ＭｏＭ）建立了一个计算模型，从定量的角度分析和描述了在高频时（１００ＭＨｚ～３ＧＨｚ）ＰＣＢ板的电源面／地面层结构对ΔＩ噪声的作用．与实测数据相对比，该方法具有较高的精确度．并采用该方法定量地分析ＰＣＢ板的电源面／地面层结构参数对ΔＩ噪声的影响，据此提出了在高频时减小ΔＩ噪声的具体方法．     

高速电路中电源/地平面间同步开关噪声的抑制研究

提出一种将介质型电磁带隙结构与电源平面分割技术相结合,用于抑制高速电路电源/地平面间同步开关噪声的新方法。利用Ansoft HFSS建立相应三维电磁仿真模型并对其进行数值仿真,结果表明:若以-40 dB为噪声隔离标准,噪声可在0 .01~0.66 GHz与0.91~4.11 GHz范围内得到有效抑制,并且噪声最大抑制深度可达-152 dB。对以分割电源平面为参考平面的单端微带信号线的信号传输质量进行分析,结果表明单端微带信号线的插入损耗在0.01~4.46 GHz范围均大于-3 dB,证明本方法在抑制同步开关噪声的同时可以保持较好的信号传输质量。     

EBG结构在PDS设计中的应用研究

提出了一种利用电磁带隙(Ectromagnetic Band Gap,EBG)结构来有效抑制同步开关噪声(SSN)的方法,并应用到具体电路设计中来减小同步开关噪声.仿真结果表明,利用EBG结构来抑制同步开关噪声,可获得比传统电源分配系统设计中单纯加去耦电容更好的效果.     

基于IBIS模型的CMOS电路同步开关噪声的计算和优化

基于高速数字I/O缓冲器瞬态行为模型计算并优化了CMOS集成电路的同步开关噪声（SSN）,阐述了用IBIS（I/O Buffer Information Specification）数据文件构造高速数字I/O缓冲器的瞬态行为模型的推导过程,利用序列二次规划法（SQP）对CMOS电路的寄生参数和传输线的主要物理参数进行了优化分析,减小了CMOS电路的SSN。     

超宽带抑制同步开关噪声的新型电磁带隙结构

为抑制现代高速电路中的同步开关噪声,给出了一种新型电磁带隙结构,可超宽带抑制同步开关噪声.利用软件对新型电磁带隙结构的阻带特性及信号完整性进行仿真分析.结果表明,与相同参数的Z型桥电磁带隙结构相比,当抑制深度为- 30 dB时,新型电磁带隙结构的同步开关噪声抑制带宽为130 MHz～10.45 GHz,相对带宽增加了5...     

以PEEC方法分析MCM中导体板上同步开关噪声

在高速多芯片组件（ＭＣＭ）电路里,随着频率的升高,进入ＧＨｚ频段,则系统的互连和封装结构对信号产生不利影响,如信号延时,互扰以及当多个驱动器被同时触发时,会引起同步开关噪声,此噪声会耦合到系统其他电路,导致门电路错误触发或失效。     

一种抑制同步开关噪声的电磁带隙结构微带线互连

提出了一种在信号线上刻蚀电磁带隙(EBG)结构的微带线互连结构及其设计方法.该互连具有良好的通带传输特性和阻带抑制特性,所以能够抑制同步开关噪声(SSN),保证信号的完整性.该EBG微带线互连采用印制电路板(PCB)工艺进行了加工,S参数的仿真与测试结果具有良好的一致性,表明该互连可以有效抑制同步开关噪声.另外,将该EBG微带线互连与在接地板上刻蚀相同尺寸的EBG的微带线互连做了对比,散射参数和时域波形的分析结果表明,提出的EBG微带线互连具有更强的SSN抑制能力和更好的信号完整性.     

射频集成电路中的基片噪声耦合

集成电路（IC）中基片噪声耦合是由干扰信号形成的，这些信号引起寄生电流在硅基片中向集成电路各个部分流动，并且以电压和电流有害电涌的形式存在。这些有害电涌和寄生电流的来源可能是在同一芯片上高速数字时钟的开关噪声。     

一种抑制同步开关噪声的新型S桥电磁带隙结构

为了解决印制电路板中由同步开关噪声(simultaneous switching noise,SSN)引起的高速电路信号完整性问题,通过把传统S桥相邻单元电磁带隙结构连接线的直线改为折线并采用多缝隙的单元结构,设计了一种新型S桥电磁带隙结构(electromagnetic band gap,EBG)。利用Ansoft HFSS软件对该EBG结构进行了数据仿真,并进行了电路实物的加工与测试,仿真结果与实测结果良好吻合。在抑制深度为-30 d B时,其阻带范围为0.2~9.8 GHz,相对阻带宽度为192%,与传统S桥EBG结构相比阻带宽度增加了2.8 GHz,可以更好地抑制同步开关噪声。     

Study on MCM Interconnect Test Generation Based on Ant Algorithm with Mutation Operator

Introduction With rapid development of very large scale in-tegration(VLSI),multi-chip module(MCM)andmulti-layer printed circuit boards(MPCB),inter-connect test technology has become a bottleneckinthe application of these circuits.The high reliabili-ty of MCMis due to that bare integrated circuitchips are welded and interconnected under highdensity and small di mension conditions[1].Testgenerationis one key technologies of MCMinter-connect test,so study on novel method of test gen-eratio…     

一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

3G无线终端高密度PCB的地平面设计

高密度互联(high density interconnection,HDI)印刷电路板(printed circuit board,PCB)设计中,地平面直接影响着整个电路性能和电磁兼容性能(electro magnetic compatibility,EMC).良好的地平面设计可降低杂散电感引起的噪声,有助于降低信...     

多芯片组件(MCM)的可测性设计

为克服在线测试技术测试MCM时不能达到满意的故障覆盖率的困难,采用可测性技术对MCM进行设计．根据MCM的特点和测试要求,提出了在JTAG标准基础上扩展指令寄存器,添加专门的用户指令,融合扫描通路法、内建自测试法等可测性方法,分层次地对MCM进行全面测试．建立模型进行验证的结果表明：该方法能有效地测试MCM,缩短了测试时间,故障覆盖率达到95％以上．     

一种抑制同步开关噪声的新型蜂窝状电磁带隙结构

为了解决印刷电路板(printed circuit board,PCB)上高速电路中由于同步开关噪声(simultaneous switching noise,SSN)所引起的信号完整性问题,设计了一种新型蜂窝状电磁带隙结构(cellular electromagnetic band gap structure,CE-EBG),把传统的四边形周期单元改进为六边形,抑制同步开关噪声。利用HFSS软件对CE-EBG进行了建模和阻带特性的仿真。仿真结果表明,当抑制深度为-30 d B时,抑制带宽为3.75 GHz,相对带宽为132%,其中上限截止频率为4.7 GHz,下限截止频率为0.95 GHz。和传统的四边形EBG结构相比,其相对带宽增加了15%。在仿真基础上采用PCB工艺制作了CE-EBG结构实物,实测结果与仿真结果良好吻合。