基于STN-LCD控制驱动器的低功耗技术

基于一款超扭曲阵列液晶显示（STN—LCD）控制驱动器的专用集成电路（ASIC）的设计与实现，从功耗管理、时钟规划和总线仲裁三个方面阐述了低功耗系统规划方法；并分析了门控时钟、重定时和逻辑优化等低功耗技术在指令译码器、显示数据存储体等模块中的电路实现．上述方法对高性能的液晶显示控制驱动电路的低功耗设计具有重要的借鉴作用和参考价值．仿真结果表明经过功耗优化设计后的液晶显示控制驱动器的各个数字电路模块的功耗都大为降低．     

无线家庭安防系统中的低功耗编码方法

设计了一种应用于无线家庭安防系统的低功耗编码方法,采用哈夫曼编码降低帧数据编码的位数,位码编码采用脉冲宽度编码调制方式,采用CRC码对帧数据进行校验;该编码方法使得经编码后的信息能最大限度地降低单片机系统的功耗,并且在有扰信道中传输时具有较强的抗干扰性能。     

新型低功耗320×288 IR ROIC中列读出级的设计

介绍了320×288红外（IR）读出电路（ROIC）中列读出级的低功耗设计。采用新型的主从两级放大的列读出结构和输出总线分割技术相结合。其中主放大器完成电荷到电压的转换，从放大器完成对输出总线的驱动来满足一定的读出速度，总线分割是把320列分组来减少输出总线上的负载电容。通过spice的仿真可以发现，与传统的列读出级相比，这种新型结构的功耗由原来的47mW降到了现在的6．74mW，节省了80％以上的功耗。     

电路设计中实现低功耗途径的探讨

CMOS电路功耗主要由动态功耗决定的，文章分析了影响CMOS电路功耗的主要因素，同时指出了降低CMOS电路功耗的主要途径，并介绍了一些低功耗器件的设计方法和低功耗的设计技巧．     

PC／104总线式多道脉冲幅度分析器的设计

介绍了PC／104嵌入式微机总线的结构和功能，并研制了总线式多道脉冲幅度分析器（MCA）。该MCA以PC／104嵌入式微机为控制核心，采用总线方式实现系统通信和数据传输，由于总线方式速度比较快，因此可实现现场实施采集和显示谱线。在硬件上全部采用高速低功耗CMOS器件，降低了整机功耗，体积小，重量轻，适合于野外现场工作。在软件上采用C语言与汇编语言混合编程，提高了信号处理速度。同时由于采用了单任务DOS操作系统，软件运行更稳定，操作更简单。通过现场测试，该仪器工作正常、可靠，适合野外工作。     

完全基于绝热电路的静态随机存储器(SRAM)设计

为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。     

UCard中动态地址总线的安全稳定性

对UCard动态地址总线的安全性、稳定性进行了分析，给出了动态地址总线的安全稳定性的数学模型，讨论了实现动态地址总线安全稳定性的设计方法，包括定时查询、自锁电路以及地址总线信号观测等方法，重点讨论了实现稳定性的方法——自锁电路和地址总线信号观测方法．自锁电路的方法实现简单且有效，地址总线信号观测方法实现复杂但可靠性高，较好地解决了UCard动态地址总线的安全稳定性问题．     

时钟低摆幅三值双边沿低功耗触发器的设计

通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路因输入信号瞬间毛刺引起的错误翻转,利用时钟信号双边沿跳变敏感抑制冗余跳变,利用时钟低摆幅降低三值触发器功耗。该电路与三值单边沿触发器相比,在保持相同数据吞吐量的条件下,可使时钟信号的频率减半,从而降低整个电路的系统功耗。通过PSPCIE模拟,验证了所设计电路具有正确逻辑功能,低功耗特性明显。     

一种低功耗的自适应偏置电路的设计

主要研究一种低电压、低功耗的自适应偏置电路结构。它没有采用目前常用的通过减少电路静态电流来降低运算放大器功耗的方法，而是通过改变电路结构，用非常小的偏置电流来补偿晶体管阈值电压的方法，从而避免了对电路暂态性能的影响。文中介绍了电路的原理，并进行了大信号分析。通过对电路的PSPICE仿真，理论值与仿真结果相差不到2％。     

用于无线传感器网络的AES协处理器设计

在讨论高级加密标准(AES,advanced encryption standard)的算法、电路实现的基础上,通过功耗、面积和速度的折衷完成了用于无线传感器网络的AES协处理器设计.重点讨论了实现设计中面积和功耗优化的问题.采用加密解密复用设计,减小了设计面积.通过分析功耗的瓶颈,采用低功耗的S盒设计和减小组合电路无效翻转的方法进行功耗优化,并给出了功耗仿真的结果.该设计能达到非常快的处理速度,数据率可达到每时钟周期1.33 byte.     

基于ISA总线的微机接口板的研究与设计实例

本文讨论了ISA总线、IO端口地址和存储器空间分配,详细介绍了在ISA总线基础上设计用户接口板的方法,同时给出了两个具体的例子.     

Cache中TLB的设计及优化

当今微处理器的设计中，为了加快虚拟地址向物理地址转换的速度，通常使用地址转换后备缓冲器TLB(translation lookaside buffer)来加快地址转化的速度．本论基于逆向设计，提出了一种可行的TLB结构，可完成地址转换的功能，并从硬件上支持了不同大小的页表格式．此外，通过引入DVS技术将TLB存储单元中的漏电功耗减少90％以上．     

片上系统中外部存储控制器的设计与优化

针对片上系统(System on Chip,SoC)中多主设备、多猝发操作的访问特点,提出并实现了一种新的片内总线访问外部存储器的结构,并对核心模块的设计与优化进行了分析.该结构通过分割传输方式使内部总线平均利用率提高了29%~34%;并且,通过对SDRAM控制模式的动态切换有效地降低了外存读写延迟和功耗.     

微型计算机总线结构及其发展

随着PC机技术的发展，总线也逐步分解为系统总线、存储器总线和局部总线，本文对局部总线的结构及发展作了较详细的论述。     

一种改进的用于FPGA快速部分配置的电路结构

设计了一种可以对现场可编程逻辑阵列(FPGA)内部编程点单元进行快速和局部配置的集成电路结构.主要特点是:在采用指令集方式的32位数据总线结构上增设局部配置控制寄存器和地址译码逻辑,可以实现FPGA的快速局部配置;针对Xilinx Virtex系列FPGA中存在的"内存一致性"问题,提出了有效的解决方案.与Xilinx Virtex器件只能以帧为单位对内部编程点进行配置相比,该结构可以对FPGA内部任意一个编程点进行单独配置,具有更强的灵活性.     

Mil-Std-1553总线协议分析

介绍了Mil-Std-1553总线的基本概念,分析了Mil-Std-1553总线的命令字、状态字和数据字的数据结构,并对其物理波形编码、终端寻址方式、总线管理的模式代码、以及消息的发送和接收过程进行了说明.     

基于因子分析的母线负荷异常数据辨识方法

针对现有母线负荷数据异常辨识方法适应性差、辨识精度不高的问题,基于母线负荷数据现状剖析异常数据的基本特征,分析因子分析的理论及其应用于母线负荷异常数据辨识的原理,提出了基于因子分析的母线负荷异常数据辨识方法.该方法引入因子分析将母线负荷曲线分解为表征曲线正常时序变化规律的基本分量和表征曲线数据异常或随机波动特征的随机分量;同时基于负荷曲线随机分量给出了异常数据辨识的3σ判定准则.最后,以重庆某供电公司算例验证了所提方法较现有方法更具合理性、有效性.     

基于PCI总线的四通道音频高速播放设备的设计

论述了一种不同于一般声卡的音频播放设备,它实现了两个立体声音频数据的同步高速传输与转换,用以驱动高速音频录制设备,其实质是基于PCI总线的4通道（16位／通道）同步高速D／A转换卡．本文详细讨论了该设备的硬件设计原理,采用大规模可编程芯片与专用接口芯片相结合实现高速数据传输,满足了速率高达128倍标准音频播放速率的高速播放要求．同时论述了软件设计方法,重点阐述了PCI接口的WDM模式驱动程序的设计．采用本文方法设计的高速播放设备无需专用存储器,利用计算机的内存存放音频数据,可以充分利用计算机的资源,在降低成本的同时,更便于随计算机升级而提高系统性能．     

通信电源变换器轻重负载切换效率优化

针对轻重负载直流电转直流电（direct current direct current，DC DC）的转换效率不高，传统LLC电路控制方式无法满足5G通信电源能耗要求这一问题，采用LLC最佳谐振频率段临界值触发母线电压调压的控制策略，提高通信电源在轻重负载切换的工作效率，优化DC DC变换器。该方法主要利用LLC谐振频率对母线电压进行调制，降低因负载变化而导致LLC电路失去副边二极管的零电流关断（zero current shutdown，ZCS）。Matlab仿真实验结果表明，该方法能把LLC电路的开关频率稳定在最佳工作点附近，并能够保持副边二极管的ZCS，使其在全负载范围内的效率提升了41%。