基于CNFET的高速低功耗三值灵敏放大器设计

通过对碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)和灵敏放大器原理的研究,提出了一种基于CNFET的高速低功耗三值灵敏放大器设计方案。该方案首先剖析三值反相器电路结构,采用交叉耦合反相器作为三值锁存器;其次结合输入输出信号分离方法,提高放大差分信号速度;然后利用使能信号控制电路状态,降低三值灵敏放大器功耗。采用32nm CNFET标准模型库进行HSPICE仿真,结果表明所设计的电路逻辑功能正确;芯片成品率高达96.48%,具有较强的稳定性,且与利用CMOS设计的二值灵敏放大器相比工作速度提高64%,功耗降低83.4%。     

适用于低功耗SRAM的高速电流模式灵敏放大器

提出一种新型电流模式SRAM灵敏放大器结构。该灵敏放大器采用两级结构, 通过增加一级基于锁存器结构的高速放大电路, 能够快速感应位线的电流变化并放大为全摆幅信号, 不仅能加快求值速度, 而且电流传送器还起到隔离直流通路、减少电路直通功耗的作用。 基于1.0 V/65 nm工艺的HSPICE仿真结果显示, 与WTA灵敏放大器相比, 该灵敏放大器速度提高17%, 功耗减少86%。     

新型高速低功耗CMOS动态比较器的特性分析

为了降低sigma-delta模数转换器功耗,针对应用于sigma-delta模数转换器环境的UMC 0.18 μm工艺,提出1种由参考电压产生电路、预放大器、锁存器以及用作输出采样器的动态锁存器组成的新型高速低功耗的CMOS预放大锁存比较器.该比较器中输出采样器由传输门和2个反相器组成,可在较大程度上减少该比较器的功耗.电路采用标准UMC 0.18 μm工艺进行HSPICE模拟.研究结果表明:该比较器在1.8 V电源电压下,分辨率为8位,在40 MHz的工作频率下,功耗仅为24.4 μW,约为同类比较器功耗的1/3.     

锁相环高性能电荷泵电路的设计

设计了一种新型电荷泵电路,该电路采用了差分反相器,可工作在2 V的低电压下,具有速度快、波形平滑、结构简单、功耗低等特点.HSpice仿真结果显示,电荷泵的工作频率为10 MHz时,功耗仅为0.1 mW,输出信号的电压范围宽(0~2 V).该电路可广泛应用于差分低功耗锁相环电路中.     

一种使用浮动电源线嵌入式超低功耗SRAM的设计

为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.     

流水线模数转换器中高速低功耗开环余量放大器的设计

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5mW,在满幅度阶跃输入的情况下,输出建立时间小于3ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.     

基于负微分电阻特性的SET/CMOS反相器

基于单电子晶体管(SET)和PMOS管串联产生的负微分电阻(NDR)特性,提出了一种新型的SET/CMOS反相器.该反相器利用NDR特性与NMOS负载管的电流-电压特性构成两个单稳态点,实现反相功能.应用HSPICE仿真器,采用精准的单电子晶体管的子电路模型及22nm CMOS预测技术模型对该反相器进行仿真,结果表明:该反相器的功能正确,具有比传统CMOS反相器更低的功耗;与其它单电子反相器相比,该反相器可在室温下实现输出电压全摆幅,且具有较低的传输延迟.     

新型低压微功耗伪差分跨导放大器设计

本文针对全差分跨导放大器电源电压偏高、功耗较大,以及常规伪差分跨导放大器增益和共模抑制比不高的问题,采用带反相器和共模前馈的伪差分输入级、自偏置电流镜结构的输出级,以及正体偏置技术和TSMC 40nm CMOS工艺,设计一个新型低压微功耗高增益高共模抑制比的伪差分跨导放大器。Cadence Spectre仿真结果表明,在0.5V的电源电压下,该跨导放大器的开环增益为51.8dB,单位增益带宽为18.6 MHz,相位裕度为70°,共模抑制比达到135dB,电源抑制比达到107dB,而功耗仅为3μW,具有较好的综合性能,可作为大多数要求较高的前端微弱信号放大器。     

一种基于比较器共模模式的真随机数发生器设计方案

通过对比较器共模工作模式和热噪声模型的研究,本文提出了一种可自适应匹配的真随机数发生器(TRNG)设计方案.该方案利用CMOS开关将热噪声反相器环形连接,实现输出电压收敛并保持在亚稳态电位.亚稳态下反相器输出节点热噪声与共模模式下比较器热噪声相叠加,由灵敏放大器转化为逻辑1或逻辑0,再经采样生成随机序列.反馈单元根据输出序列的偏向性对灵敏放大器进行自适应调节实现校准功能.所设计的电路采用SMIC 55nm CMOS工艺实现,仿真结果表明TRNG在5个工艺角下(tt,ss,ff,sf,fs)均能正常工作,最大输出速率可达1GHz,能耗为0.426pJ/bit.输出的随机序列通过NIST-SP 800-22测试.     

一种新颖的高速预放大器和采样器

介绍了一个用于高速串行通信中的新颖的高速预放大器和采样器.们负责对接收到的信号进行预放大和采样.其中,预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.接收采样器采用SCFL结构,能够达到很高的工作速度.电路采用0.13μm CMOS工艺制造,工作电压为1 V,接收信号速率最高可达5 Gb/s.测试表明,接收预放大器功耗6 mW,采样器功耗2 mW.接收器输入信号差分峰-峰值150 mV条件下接收误码率小于10-12.     

一种低功耗大摆率Class-AB OTA电路设计

为提高低功耗条件下运放电路的工作速度,基于Class-AB复合型差分对、非线性电流镜传输、交叉耦合对管正反馈3种结构的有机组合,提出了一种高速运算跨导放大电路(OTA)的结构设计方案.该方案在低功耗条件下,电路具有优异的摆率倍增性能,同时电路小信号带宽与低频增益得到一定程度的改善.电路采用CSMC 0.5μm CMOS工艺进行设计并完成MPW流片.在5 V电源电压下测试得到的电路静态功耗仅为11.2μA,最大上升沿与下降沿摆率分别为10和2 V/μs,低频增益60 dB以上,单位增益带宽达到3 MHz.结果表明,新型Class-AB OTA电路比同类参考OTA电路具有更高的大信号瞬态响应品质因子.     

D类音频功放芯片自恢复过流保护电路

针对高功率D类功放芯片使用过程中可能出现的短路操作导致芯片损坏的风险,设计并实现了一种具有自恢复能力的D类功放过流保护电路。在功放芯片输出管脚发生对地短路、对电源短路、或者2个输出管脚之间相互短路时,能够及时关闭功率电路输出以保护芯片不会损坏。芯片测试结果表明,5 V/4 Ω条件下,该D类功放输出最大功率2.75 W,效率90%。过流保护电路工作正常,过流域值约为3A。较之其他电路方案,本方案的优点在于,当短路事件去除后,能够及时自动恢复正常输出,克服了传统保护方案需要芯片复位才能恢复正常工作的缺点。     

虚地输出式高精度数控电源设计

为了解决传统电源输出电压幅度不高的问题,设计了一款高精度、高质量的直流稳压电源——虚地输出式数控电源.它采用ATmega8单片机和高精度16位DA转换芯片——DAC8532进行程序控制,通过差分放大电路、运算放大电路和设置不同的参考点来进行电压放大和输出,并通过负反馈来提高电压输出精度.该设备能够产生较高的输出电压,具有安全方便、自动快捷等优点.     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

压电陶瓷动态驱动电源研究

采用分立元件设计了一种基于电压控制型的可动态应用压电陶瓷驱动电源.该驱动电源由高压放大电路、功率放大电路、过流保护电路和负反馈环节构成,克服了目前常用的压电陶瓷驱动电源所存在的成本高、驱动能力不足、静态纹波大等缺点.最后对实际电路的各项性能进行了测试和分析.结果表明:该电路具有良好的动态和静态性能,能够很好的满足驱动压电微位移平台的要求.     

一种高稳定高精度单片锂电池充电芯片设计

锂电池是便携式电子设备电源的首选,但是存在充电精度以及充电环路的稳定性问题。论文对一种具有高稳定性,充电电压高精度以及单片集成的锂电池充电芯片进行设计。提出了改进折叠式运放结构作为恒流充电电路和新颖的恒压充电电路,经过这些改进提高了充电环路速度和稳定性,并且利用两级运放的高增益来提高充电环路精度;提出了电流模温度热调整电路;最后基于CSMC0.5um混合CMOS工艺,得到芯片的物理版图,后仿真结果表明充电环路具备很好的稳定性,充电精度达到0.5%以下。     

提高电路可靠性的几项技术

为了提高电路的可靠性 ,结合几个具体电路 ,从 4个方面简要阐述了抑制电路中的噪声和干扰的原理及实施办法。其中 ,使电位器的滑动接点远离放大器的输入端及尽可能将电位器用在大信号一侧的方法 ,能在一定程度上减小噪声电压对整个电路的影响 ;在继电器线圈两端并接高速放电二极管和 RC吸收电路能大大消弱继电器工作时线圈两端产生的负脉冲电压 ;用金属壳将高输入阻抗放大器的输入端屏蔽可消除各种外界干扰信号对放大器的干扰 ,而在高输入阻抗放大器的输入端接入隔离环可减少电源线漏电等对放大器的影响 ;在数字电路的终端连接终端电阻会明显改善数字电路中易出现的终端反射效应     

氧化锌避雷器测试仪校准装置的研制

传统的氧化锌避雷器测试仪校准方法存在难以模拟含有基波阻性电流、容性电流和三次阻性电流的难题。文中设计了低噪声的电路架构,通过研制参考电压、全电流发生器、功率放大电路和反馈电路,产生标准的正弦波参考电压信号和含有一次阻性电流、三次阻性电流和一次容性电流的全电流信号,通过高精度回测电路确保输出信号的准确度。经过实验验证,该校准装置电压、电流基波准确度小于等于0.1%,三次谐波优于1%,完全满足实验室校准需求,解决了氧化锌避雷器测试仪的校准难题。     

单片接收机射频前端电路设计与仿真

无线通信对射频接收机的低功率、低成本、小型化要求较高。本文提出了基于 IEEE 802．16协议的低电压接收前端系统和模块的设计方案,给出了三级级联的低噪声放大器和双正交下变频混频器的设计电路。仿真结果显示该放大器在增益、噪声、线性度等指标上均达到要求,双正交下变频混频器镜像抑制度达52 dB以上,对低噪声放大器和混频器级联电路的仿真结果表明,该级联电路能够达到接收机RF前端电路的设计要求。