首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   20篇
  免费   0篇
综合类   20篇
  2008年   3篇
  2007年   2篇
  2005年   1篇
  2004年   3篇
  2002年   3篇
  2000年   1篇
  1999年   2篇
  1995年   1篇
  1990年   3篇
  1989年   1篇
排序方式: 共有20条查询结果,搜索用时 15 毫秒
1.
多输出端MOS高阻抗有源衰减器   总被引:1,自引:0,他引:1  
  相似文献   
2.
介绍了用于串行通信中的自适应判决反馈均衡器系统以及电路设计.论述了高速串行通信系统设计中的关键要点.从系统设计的角度阐明了串行通信系统中均衡器的重要性.介绍了一个基于半速率采样系统的自适应判决反馈均衡器,它采用5条反馈回路消除信号的码间串扰和直流失调.电路设计采用TSMC 90 nmCMOS工艺实现,仿真结果表明,设计的自适应判决反馈均衡器可以恢复出最高达6.25 Gb/s的串行数据,并且在电源电压1.2 V情况下,对整个收发器仅增加约14 mW的功耗.  相似文献   
3.
本详细分析了OTA—C压控振荡器的原理,并设计了一个用于OTA—C滤波器自动调谐系统的OTA—C压控振荡器,该振荡器的频率调谐范围在2MHz到50MHz之间.其中线性部分为4MHz~20MHz,其压控增益为62.89MHz/V。  相似文献   
4.
提出了一种LMS数字自适应滤波器的硬件实现方法,就是用VHDL语言描述设计文件,在ALTERA公司的ACEX系列芯片上实现自适应滤波器,在Maxplus2上进行了模拟仿真和时序分析,并给出了该算法在MATLAB上的计算结果。  相似文献   
5.
6.
7.
基于CORDIC算法的QDDS设计及其FPGA实现   总被引:2,自引:0,他引:2  
设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.  相似文献   
8.
本文采用0.25um CMOS工艺,设计了一种rail-to-rail运算放大器,该放大器用2.5V单电源供电,其输入共模范围和输出信号摆幅可以达到零电源电压,单位增益带宽为320MHz,相位裕度为60°.  相似文献   
9.
离散时间积分器特性的研究   总被引:5,自引:0,他引:5  
从理论上分析了四种欧拉映射离散时间积分器的频域特性和这种种映射的适用条件,得出一些对综合开关电容和开关电流滤波器有指导意义的结论。  相似文献   
10.
介绍了一种用于提高共模反馈稳定性的新方法,该方法简单易行,大大降低了共模反馈的设计难度.详细介绍了该方法的原理,并用实际的仿真结果证明了该方法的正确性.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号