用于神经信号采集的高PSRR及CMRR植入式模拟前端

针对人体内神经电信号非常微弱、噪声大、环境干扰大等特点,研究与设计了一款应用于神经信号采集的高电源抑制比(PSRR)和共模抑制比(CMRR)的低噪声植入式模拟前端.该模拟前端采用全差分结构来实现模拟前端中的前置放大器、开关电容滤波器及可变增益放大器,使得电路具有较好的电源抑制比和共模抑制比;采用斩波调制技术来抑制电路的低频噪声,并通过带电流数模转换器(DAC)的纹波抑制环路来抑制前置放大器的输出纹波,从而使该模拟前端在具有高PSRR和CMRR的同时能保持低噪声性能.文中采用0.18μm CMOS工艺设计该模拟前端芯片,版图后仿真结果表明,该模拟前端在0.1 Hz~10 k Hz内的等效输入噪声为2.59μV,实现了46.35、52.18、60.02、65.95 d B可调增益,CMRR和PSRR分别可达146及108d B,很好地满足了植入式神经信号采集的要求.     

一种高精度电流镜电路架构的设计

电流镜在模拟电路中是核心模块之一,在模拟电路要求较高的场合,精度是决定电流镜性能的重要参数之一;但随着工艺尺寸的减小,由于沟道长度调制效应,电流镜电流匹配精度变低;采用UMC 65 nm工艺,通过Cadence公司的Spectre进行仿真验证, 文章所提出的电流镜电路架构实现了较高的精度,使得随着工艺尺寸的减小所带来的偏差能够很大程度减小,满足了电路对高精度的要求.     

基于SiGe BiCMOS工艺的高速光接收机模拟前端电路

基于IBM 0.18,μm SiGe BiCMOS工艺,设计了一款12.5,Gb/s的全差分光接收机模拟前端电路.该电路由跨阻放大器、限幅放大器、直流偏移消除电路和输出缓冲级组成.为获得更高的带宽,本文对Cherry-Hooper结构进行了改进,设计出一种三级级联的限幅放大器,而直流偏移消除电路则使用了差分有源密勒电容(DAMC)来替代传统的片外大电容,提高了电路集成度和稳定性.版图后仿结果表明,在探测器等效电容为300,f F的情况下,光接收机前端电路的跨阻增益为97,d B,-3,d B带宽为11.7,GHz,等效输入噪声电流小于14.2,pA/Hz~(1/2),芯片核心面积为720,μm×700,μm.     

多芯片组件电磁干扰频谱中的两次峰值问题研究

前先采用Thevenin端接方法对多芯片组件(MCM)电路进行阻抗匹配,然后通过建立等效电路仿真模型,研究其电磁干扰频谱中的两次峰值问题.模拟结果表明,第一个峰值频率随负载电容和寄生电容的增大而减小;第二个峰值频率随负载电容和电阻的增大而减小;两个峰值高度分别随负载电容的增大而增大或减小,且当负载阻抗接近传输线特性阻抗时,两个峰值高度均有所下降.仿真结果与MCM 中两种瞬态电流引起的电磁干扰分析结果一致.     

1.5 V低功耗CMOS恒跨导轨对轨运算放大器

运算放大器是模拟集成电路中用途最广、最基本的部件。随着系统功耗及电源电压的降低,传统的运算放大器已经不能满足低压下大共模输入范围及宽输出摆幅的要求。轨对轨运算放大器可以有效解决这一问题,然而传统的轨对轨运算放大器存在跨导不恒定的缺点。本文设计一种1.5V低功耗CMOS恒跨导轨对轨运算放大器,输入级采用最小电流选择电路,不仅实现了跨导的恒定,而且具有跨导不依赖于理想平方律模型、MOS管可以工作于所有区域、移植性好的优点。输出级采用前馈式AB类输出级,不仅能够精确控制输出晶体管电流,而且使输出达到轨对轨全摆幅。所设计的运算放大器采用了改进的级联结构,以减小运算放大器的噪声和失调。基于SMIC0.18μm工艺模型,利用Hspice软件对电路进行仿真,仿真结果表明,当电路驱动2pF的电容负载以及10kΩ的电阻负载时,直流增益达到83.2dB,单位增益带宽为7.76MHz,相位裕度为63°;输入输出均达到轨对轨全摆幅;在整个共模输入变化范围内跨导变化率仅为2.49%;具有较高的共模抑制比和电源抑制比;在1.5V低压下正常工作,静态功耗仅为0.24mW。     

一种新型电流镜运算跨导放大器的设计

针对传统低压微功耗电流镜运算跨导放大器存在低增益和小摆率的缺陷,设计了一款新型电流镜运算跨导放大器。在不影响电路的静态功耗和稳定性的基础上,该运算跨导放大器采用增益提高(gain-boosting, GB)结构,增大了电路的小信号增益;引入开关型摆率增强(switched slew-rate enhancement, SSRE)结构,提高了电路的大信号摆率。基于UMC 0.11μm标准CMOS工艺进行电路设计和仿真。仿真结果表明：在1.2 V电源电压和10 pF负载电容下,与传统电流镜运算跨导放大器相比,设计的新型电流镜运算跨导放大器的增益提高了47 dB,正摆率提高了11.2倍,负摆率提高了12.4倍。     

基于改进型电流传送器的电流模式跳耦滤波器

讨论了应用一种结构简单、性能优良的改进型电流传送器(MCCII)的CMOS实现电路,构成电流模式跳耦滤波器的电路及其设计方法.电路中有源元件数目少,所有的电容、电阻都接地,适于实现全集成电流模式连续时间滤波器,并且面向设计电路完成MOS管级的PSPICE(集成电路的模拟程序)仿真.仿真结果表明所设计的电路方案正确.     

一种用于SKA的SiGe宽带低噪声放大器

文章设计了一款用于平方公里阵列(Square Kilometer Array,SKA)接收前端的异质结双极型晶体管(heterojunction bipolar transistor,HBT)低噪声放大器。放大器的第1级在反馈电感的基础上采用电容负载,利用晶体管寄生电容拓展带宽;第2级利用发射极跟随放大器实现宽带内稳定的输出阻抗。采用HHNEC 180 nm SiGe工艺对电路进行仿真,版图仿真结果表明,在0.5～1.5 GHz内,噪声系数低于1.16 dB,最小噪声系数为0.76 dB,S_(21)大于15 dB。整个电路尺寸为1.1 mm×0.98 mm(含焊盘),在3.3 V供电电压下,功耗为34 mW。     

电容倍增电路研究进展

 模拟滤波器在生理信号前端处理集成电路中是至关重要的模块，它直接影响到所获取的信号质量。由于生理信号的频率范围极低，模拟滤波器中大数值电容的片上实现是亟需解决的问题。总结了电容倍增电路的研究进展，对电流模式倍增电路、电压模式倍增电路、基于电流电压转换方式的电容倍增电路、非平衡电容倍增电路等关键技术进行了提炼和分析，并且展望了电容倍增电路未来的研究方向。     

高电源噪声抑制比带隙基准源设计

采用CSMC 0.35μm工艺,通过在电源和带隙基准源电路间插入电流源缓冲级的方法,设计提高带隙基准源电源噪声抑制能力的带隙基准源.在最低工作电压不变的情况下,所设计的带隙基准电源大幅度提高了电路的电源抑制比,且功耗低.仿真结果表明:电源抑制比值为110dB/40dB,Iq=12μA,Vmin=2.4V,可作为模拟IP(知识产权)且易集成于单片系统中.     

升压式DC/DC的软启动电路的设计

基于BiCMOS工艺,提出一种用于升压式DC/DC(直流/直流)的脉冲充电方式软启动电路.同时使用分频电路和窄脉冲产生电路,实现对软启动电容充电的极小占空比(0.1%).该电路在不使用片外电容的情况下,保证足够的软启动时间,有效地消除浪涌电流现象.经HSPICE仿真模拟证明,该电路可以使用较小的电容(10 pF),实现较长时间(800μs)的软启动过程.     

模拟前端电路设计

本文研究了基于软件无线电工程应用的模拟前端电路的实现方法,对发射机的常见结构进行了研究,并设计了一种发射机将1MHz的FM中频信号调制到了100MHz的发射信号上。仿真结果表明达到了设计要求。     

电容滤波直流电源电路谐波产生分析与抑制方法

电容滤波直流电源电路在工作过程中会产生比较严重的谐波电流,这些谐波电流的存在会给后端电路和供电系统带来危害。对此,首先对电容滤波直流电源电路中谐波电流的产生机理进行了分析,然后针对这些谐波电流给出了两种基于LC谐振滤波的谐波抑制方法,并对其抑制性能进行了仿真和实验验证。结果表明,两种LC谐振滤波的谐波抑制方法均可有效降低直流电源电路中谐波电流的占比,并显著提高电源有用输出功率。     

低温度系数高电源抑制比带隙基准源的设计

基于SMIC 0.18 μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源.针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放.Cadence仿真结果表明:在1.8V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V.     

基于抖频技术的低EMI高效BUCK转换芯片设计

提出了一种低电磁干扰(EMI)、芯片面积小的新型抖频振荡器,该抖频振荡器可以有效减小电路所用电容的面积.采用一种采样放大电路有效地改变了振荡器电容侧电压变化的方式,降低了电容所需要的面积,特别是降低了电磁干扰,解决了EMI问题;同时,通过电路优化设计提高了BUCK芯片的转换效率.最终基于0.35μm BCD工艺流片进行...     

差分式电流模式跳耦结构跨导-电容滤波器

应用模拟梯型ＬＣ原型电路法，提出了一种新颖的跳耦结构差分式连续时间电流模式跨导－电容低通滤波器；面向实际电路完成了ＭＯＳ管级的计算机仿真。仿真结果表明该电路方案正确有效，适于全集成     

结合平衡和滤波技术抑制GaN电源转换器的电磁干扰

针对GaN Boost型电源转换器的电磁干扰降低电源可靠性的问题,提出了一种结合阻抗平衡和滤波技术抑制GaN Boost电源转换器电磁干扰的方法。由于阻抗平衡技术利于抑制低频共模电磁干扰,而滤波技术利于抑制高频共模电磁干扰,所以将两者结合以抑制GaN Boost型电源转换器的共模电磁干扰。首先用GaN高电子迁移率晶体管搭建功率级电路;然后用耦合电感替代功率级电感,并在耦合电感的输出端加上电容以平衡寄生参数的影响;最后加入共模电感以抑制高频共模电磁干扰,综合考虑抑制效果和电路面积,合理选择滤波器共模电感值。该组合方法与阻抗平衡单项技术相比,能有效地抑制高频共模电磁干扰;与滤波器单项技术相比,减小了电路面积。仿真结果表明,抑制后与抑制前的电磁干扰相比,在200kHz~10MHz低频范围内,电源转换器的共模电磁干扰的抑制量达到40~60dB;在10~30 MHz高频范围内,电源转换器的共模电磁干扰的抑制量约为80dB。     

基于半导体桥的防护电路设计

半导体桥(SCB,Semiconductor Bridge)易受到外界复杂环境的干扰导致误爆,所以防护电路的设计对其应用显得尤为重要。传统的防护电路由于吸收能量小、工艺复杂等原因难与SCB集成制造。提出了一种基于CMOS工艺的保护技术,利用电容和肖特基管来完成对SCB的静电放电(ESD)防护和电磁干扰(EMI)防护,易与SCB进行集成化制造,提高SCB器件的稳定性和安全性,在Simplorer仿真中验证了所设计防护电路的性能满足要求。     

USB 2.0接口IP核的开发与设计

介绍了一种基于USB2．0协议的设备接口的IP核设计,着重研究了USB2．0协议控制器、缓存控制器、工作模式控制等硬件数字电路的实现,该电路支持高速(480Mbps)和全速(12Mbps)传输．为了满足USB2．0高速的传输要求,减小硬件设计的复杂性和硬件开销,整个系统采用硬件电路和MCU固件结合的方法进行设计,同时使用了不同传输方式缓冲区共用的双缓冲区缓存结构,因此电路具有实现简单,硬件开销小,传输速度较高等优点．设计的电路已经通过FPGA验证。     

双斜率积分ADC中开关电容积分器的设计

为提高双斜率积分ADC中模拟输入信号转换成数字信号的准确性,设计了一种高性能开关电容积分器以替代传统的RC有源积分器。该开关电容积分器的运算放大器由折叠共源共栅输入级和Class AB输出级组成,开关部分选用CMOS开关,以抑制电荷注入和时钟馈通的影响。在中芯国际0.18μmCMOS工艺下,采用EDA仿真软件对相关模块进行仿真验证,得到运算放大器的直流增益为110.3 dB,单位增益带宽为5.64 MHz,相位裕度达到79°,输出摆幅为0.013 3～3 299 mV,转换速率为7.56 MV/s。结果表明,开关电容积分器完全满足双斜率积分ADC的实际应用。