应用于SAR ADC的高能效电容阵列DAC

电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压移位技术,电容阵列DAC没有产生能耗;在之后的比较周期中,由于采用电荷共享和电压单调降低技术,电容阵列DAC产生了很少的能耗.仿真结果表明,相比于传统的电容阵列DAC结构,文中提出的高能效电容阵列DAC结构可降低99.22%的能耗,节省75%的面积.     

微电容阵列检测系统的设计

通过实验分析了电容读取芯片MS3110P各项性能指标,并设计了一款能自适应匹配模拟开关产生的电荷注入效应的P控制器;开发出一款具有单电容阵列测量模式和差分电容阵列测量模式的微电容阵列检测电路,并探讨了其寄生电容产生的原因。测试结果表明,该检测电路克服了各种寄生电容对传感器的影响,提高了测量精度,能够应用于MEMS触觉传感器微电容阵列的测量。     

无耗散介观电感电容共同耦合电路的量子化

由无耗散介观电感、电容共同耦合的双网孔电路具有电荷和电流双运动耦合的哈密顿出发，讨论无耗散介观电感、电容共同耦合电路的量子化方案，在此基础上进一步讨论两种特殊情况．     

一种超低功耗模数转换器的设计与仿真

为了降低电子终端设备的功耗,文中提出了一种基于C-2C电容阵列DAC的超低功耗SAR ADC。首先,通过使用C-2C电容和三电平转换方案,文中的电容阵列DAC转换能耗相比传统结构降低99.41%,面积减少87.2%。接着,采用基于动态逻辑的逐次逼近寄存器（SAR）和两级全动态比较降低SAR ADC整体功耗。最后,SAR ADC在180nm CMOS工艺下进行设计与仿真。仿真结果表明:在1V电源电压,100kS/s的采样频率下,ADC的信噪失真比（SNDR）为61.59dB,有效位（ENOB）为9.93位,总功耗为0.188W,品质因素（FOM）值为1.9fJ/Conv.-step。文中设计的超低功耗SAR ADC适用于低功耗电子终端设备。     

无耗散介观电感电容共同耦合电路的量子化

由无耗散介观电感、电容共同耦合的双网孔电路具有电荷和电流双运动耦合的哈密顿出发,讨论无耗散介观电感、电容共同耦合电路的量子化方案,在此基础上进一步讨论两种特殊情况.     

电容阵列开关时序优化在A/D转换器中的应用

欲提高逐次逼近式A／D转换器的精度，常受到内部DAC（Digital-to-Analog Converter）结构参数误差等因素的制约，同时A／D转换器的低功耗问题亦受到关注．为减小电荷分布式DAC中电容离散引入的积累梯度误差，改善输出积分线性度（INL，integral nonlinearity），引入INL bounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化．通过引入预增益级和Latch级，改进了内部比较器的结构，降低了静态功耗，提高了转换精度和工艺的可靠性．仿真结果表明，设计ADC的分辨率可达14bit，其1NL提高2倍以上，功耗8．25mW．该设计可利用0．6μm2P2M标准的CMOS工艺实现．     

两种扩展电流舵型DAC位数的结构的设计

分析了电流舵型数模转换器(DAC)通过增加一路电流以扩展位结构,其最大弊端是降低了原DAC的静态误差参数。并以此提出了电阻分压扩展结构与电容分压扩展结构。这两种结构能在不影响原DAC静态误差参数的情况下以面积与功耗或者速度的代价扩展DAC的位数,提高其精度。基于IBM0.18μmCMOS工艺模型,在Spectre下对两种结构进行仿真验证,结果与理论推导相符。     

权电容DAC状态转换速度估计方法

为提高权电容阵列DAC的性能,本文通过建立权电容阵列DAC的理想模型和状态转换模型,求解出零状态输出和非零状态输出,证明了权电容阵列DAC输出仅包含系统的零状态响应,而与前次输入无关.根据权电容阵列DAC的频率响应特性和时域响应函数,得到一种电容阵列DAC转换速度的估计方法,并建立了支路时间常数与转换开关导通电阻之间的限制关系.通过仿真分析验证了权电容阵列DAC转换速度的估计方法,为权电容阵列DAC的设计和应用提供了理论依据.     

电容耦合效应对介观LC电路量子效应的影响

将介观电容作为介观隧道结，提出电子波函数在介观电容两极板间有可能存在相互耦合的事实，从而给出介观LC电路的量子化方案。并讨论了电容耦合效应对介观LC电路中电荷和磁通量子涨落的影响。     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.