全加结构抽取和补偿滤波器的高效实现

针对接收机设计中使用有限冲击响应(FIR)滤波器对级联积分梳状(CIC)抽取滤波器进行补偿滤波的问题,提出了一种全加结构无乘法运算的FIR补偿滤波器实现方式.通过对FIR补偿滤波器系数的近似,将滤波器系数用与它最接近的{2n}集合中的一个数表示,将滤波器乘法运算转换为移位运算,整个补偿滤波运算仅由滤波器阶数个加法单元构成.仿真结果表明,这种采用系数近似的算法在实现高速运算的同时,可以满足对CIC抽取滤波器进行补偿滤波的要求.     

改进型CIC抽取滤波器的研究与设计

由于CIC（级联积分梳状）滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用CIC滤波器进行数字滤波.在CIC滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型CIC滤波器,补偿滤波器与锐化技术二者用来改善CIC滤波器的通带与阻带特性.通过对CIC滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.     

频响改善的低功耗CIC抽取滤波器

针对传统递归型CIC(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型CIC抽取滤波器.利用降序素数分解和多相分解使CIC滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤...     

基于时域的电流检测新算法的进一步研究

针对传统电流检测算法存在的问题,提出了一种基于时域的电流检测算法.采用该算法的并联型有源电力滤波器可抑制谐波、校正功率因数、消除三相不平衡等.着重分析了该算法中各分量对应的物理意义,这对有源电力滤波器容量的选择具有指导意义.根据负载是否平衡,采用不同窗口宽度的滑动窗作为低通滤波器,保证了新的电流检测算法具有良好的检测精度和动态性能.实验结果证明,采用该算法的有源电力滤波器能够满足不同的补偿目的,且具有良好的精度(静态补偿实验时,补偿谐波后电流总畸变率为1 31%)和动态性能(动态补偿实验时,动态过程中电流总畸变率小于4%,且不会引起直流侧电压波动).     

基于FPGA的多级CIC滤波器的设计与实现

积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.     

一种24位Delta-Sigma A/D数字抽取滤波器设计

为了可以对天文望远镜环境温度实现更好的监控,本文设计了一种针对天文望远镜温度监控的24位高精度Delta-Sigma(简称D-S)A/D数字抽取滤波器,主要工作包括D-S A/D数字抽取滤波器Matlab建模与仿真、Verilog代码编写和使用SMIC18工艺的数字后端设计.其中有限冲击响应(FIR)抽取滤波器共3级:第1级为级联积分梳状(CIC)滤波器,抽取因子为32;第2级为级联积分梳状补偿滤波器,抽取因子为16;第3级为半带(HB)滤波器,抽取因子为2.最后设计的滤波器的输入信号为4位,采样频率4.096 MHz,输出信号24位,采样频率4kHz,输出信噪比154dB.得到的输出波形满足设计要求.     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器相比,阻带衰减分别提高20dB、80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

改进的高性能级联积分梳状滤波器

为解决应用于采样率变换系统中的级联积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器传输函数和频谱特性的基础上,引入二级可调参数简单滤波器,设计一种高性能CIC滤波器。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器相比,阻带衰减提高20dB;同锐化CIC滤波器相比,阻带衰减提高80dB;通带性能得到较大改善;实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的采样率变换系统。     

CIC滤波器改进及其FPGA实现

在分析多级CIC滤波器结构和特性的基础上,阐述了一种利用Hogenauer"剪除"理论通过消除来自前级的一些较低有效位来提高CIC滤波器性能,并完成多级CIC滤波器的高效FPGA实现方法.通过QuartusⅡ时序仿真分析验证了该方法的正确性和可行性,能够满足现代移动通信系统要求,提高了系统运算效率.通过对内部寄存器的位宽进行改进,极大地节约了硬件资,提高了系统运行速率.     

软件无线电中CIC滤波器的性能改进

由于传统的CIC滤波器调谐参数固定且受限,频谱响应不理想,不能灵活运用于软件无线电中.通过分析传统的CIC滤波器结构和功率谱密度,提出一种改进型的CIC滤波器.改进型CIC滤波器每级采用不同延时,使其灵活调谐.通过MATLAB进行仿真,并调节参数,由于折叠进入通带,可使改进型的CIC滤波器在零点附近区域引起的镜像混叠减至最小,得到较好的旁瓣抑制和镜像衰减,证明其性能更优.     

基于FPGA的新型抗混叠CIC抽取滤波器的设计与实现

针对传统的积分梳状滤波器在用作抽取抗混叠滤波器时,通带偏差和混叠镜像衰减难以满足软件无线电系统需要的问题,设计采用内插二阶多项式级联锐化CIC滤波器的改进方法,扩展了其通带带宽的同时提高了阻带衰减,并应用SOPC设计软件dspbuilder在一片FPGA芯片上予以实现,简化了设计流程,降低了成本和开发周期.     

CIC filter theory in DDC and implementation by using FPGA

Cascade Integrator Comb(CIC)filter is the main part of the next generation High Frequency (HF) radar. This paper describes the key points of CIC theory in the Digital Down Conversion (DDC) module of a radar receiver, and takes advantage of the high flexibility and high density feature of Field Programmable Gate Array (FPGA) for putting forth to design the CIC filter by using FPGA. This paper provides particular insight into design by FPGA, which has advantages in high speed operation and simply structure. Some important and practical applications are given in this paper. The simulation result proves the validity and veracity. Because we can adjust the parameters freely according to our need, the CIC filter can be adapted to the next generation HF radar.     

一种基于CIC和FIR的低功耗数字滤波器设计

针对地震信号采集系统中的滤波器设计问题,提出一种基于CIC滤波器和FIR滤波器的低功耗数字滤波解决方案.系统由四级前端CIC滤波器、三级前端FIR滤波器和一级离线均衡FIR滤波器构成,以满足地震信号采集系统和地质勘探的需求.对各级滤波器和整个系统的幅频特性和相频特性进行了研究,并通过仿真完成性能验证,结果显示此低功耗数字滤波系统的性能完全能够满足实际需求;将此低功耗数字滤波系统与当前业界的片上数字滤波解决方案进行对比,证明了此低功耗数字滤波系统能够大幅减少总运算量和前端功耗运算量.     

一种采样率可调的中频DQPSK调制方法设计

通过对软件无线电技术的研究,提出了一种适合中频传输的改进型全数字四相相对相移键控(differential quadrature reference phase shift keying,DQPSK)调制方案,该方案能够输出采样率可变的调制信号。对DQPSK调制的工作过程中变频模块进行了研究,其中插值模块的更改可以实现不同的速率变化。并重点描述了积分梳状滤波器(cascade integrator comb,CIC)及其补偿的办法,能使不同带宽的低速率信号实现上采样到载频输出调制信号,并给出了具体的性能仿真分析。     

一种基于FPGA的数字上变频实现方法

本文在上变频原理的基础上分析了不同的内插方法并对插值滤波器做了选择。介绍了CIC滤波器的基本组成原理,说明其结构简单、规整,没有乘法器,占用存储量小,适合工作在高采样率和插值比很大的场合。另外从时域和频域分析了CIC滤波器的本质,并讨论了其内部寄存器的最小位宽与溢出保护,实现了高效的CIC内插滤波器。结合FPGA集成性高、可靠性好、应用灵活等优点,进行了仿真、综合,验证了设计的正确性,最终达到了设计要求。     

一种基于中值滤波的运动补偿去隔行算法

提出了一种有效的基于中值滤波的运动补偿去隔行算法，该算法首先使用新三步搜索(NTSS)的方法对图像序列中的运动部分进行估计，然后通过一种中值滤波的方法改善去隔行处理的效果，这不仅提高了图像的画质，而且能有效地防止因运动估计失效在运动补偿时的影响。实验结果表明，该算法无论是从画面的视觉感受还是利用峰值信噪比进行客观衡量都具有良好的处理效果。     

8PSK中频数字化发射机中多级滤波器的研究与设计

本文介绍了8PSK调制方式的原理和相应中频数字化发射机的系统结构,并进一步提出了发射机中多级滤波器各自的作用及实现方法。针对数字化基带成形的处理特点,该文提出一种基于分布式算法和查找表的高速成形滤波器实现方法以基于现场可编程门阵列（FPGA）芯片实现根升余弦FIR,滤波器,以及由CIC内插滤波器实现了发射机中的增采样功能。整个设计采用硬件描述语言VerilogHDL实现,通过仿真验证了以这些方法来实现相应的功能是可行的。